软件安装部分难度极大，可能遇到各种教程以外的问题。注意：安装软件建议安装路径、文件夹名称与位置等等完全按照教程来，因为软件启动依托环境变量文件（.cshrc文件），环境变量文件内部的路径、文件夹名称等等与教程完全匹配。如不按照教程安装路径、改写文件夹名称等等，可能会出现各种软件启动问题（本人已尝试）。准备工作：电脑上安装好VMware软件和centos7。准备好IC618、SPECTRE18、Calibre2019安装包以及patch工具。虚拟机需被分配最好80GB以上的存储空间，软件全部安装后所占空间至少在60GB以上。前情提要：库文件安装。Linux虚拟机安装完成后，有不少的库文件需要自己
前言：两个不同时钟域需要进行跨时钟同步处理，不同情况下的处理方式不同，可分为慢时钟域到快时钟域： 单比特 多比特快时钟域到慢时钟域： 单比特 多比特多bit的跨时钟域处理，无论是快时钟域到慢时钟域，还是慢时钟域到快时钟域，都可采用异步FIFO的方式：异步FIFO 本文主要介绍单bit的跨时钟域方法无论两个时钟域情况如何，再确保能够采样到数据的情况下，从A时钟域到B时钟域的信号都需要首先消除亚稳态，最后将A时钟域一个周期的信号恢复至B时钟域一个周期消除亚稳态 消除亚稳态通常的做法是”打两拍“-两级同步，根据工程经验，打两拍后，能够消除99%以上的亚稳态实现代码如下
Windows与虚拟机互传文件（共享文件夹）打开虚拟机—>编辑虚拟机设置—>选项—>共享文件夹—>关闭禁用—>添加—>Windows系统中文件夹位置：G:\VMshareLinux系统文件夹位置：Computer—>Filesystem—>mnt—>hgfs添加工艺库新建文件夹Analog，将工艺库复制进Analog找到cds.lib（在Cadence的某个文件夹中，别加错），同样复制进Analog。目的是将analoglib工艺库加到Analog中Virtuoso—>Tools—>LibraryPathEditor—>Edit—>AddLibraryDirectory中选择要添加的工艺库，L
晶体管的栅极gate材料选用多晶硅polysilicon，并采用自对准工艺self-alignedIC后端版图【VLSI】基础：MOS管通过栅极上所加的电压控制漏极与源极之间电流晶体管的栅极材料选用多晶硅，并采用自对准工艺栅极的材料为什么选用多晶硅（polysilicon）？历史：早期的非对准工艺造成的问题解决方法：多晶硅（polysilicon）用作栅极（gate）、自对准工艺的解释解释一下什么是晶体管里栅极的自对准工艺。Explainthetermsself-alignedasitappliestothegateofthistransistor.Whymakethegatefirstbef
晶体管的栅极gate材料选用多晶硅polysilicon，并采用自对准工艺self-alignedIC后端版图【VLSI】基础：MOS管通过栅极上所加的电压控制漏极与源极之间电流晶体管的栅极材料选用多晶硅，并采用自对准工艺栅极的材料为什么选用多晶硅（polysilicon）？历史：早期的非对准工艺造成的问题解决方法：多晶硅（polysilicon）用作栅极（gate）、自对准工艺的解释解释一下什么是晶体管里栅极的自对准工艺。Explainthetermsself-alignedasitappliestothegateofthistransistor.Whymakethegatefirstbef
加法器简介及Verilog实现写在前面的话经典加法器8bit并行加法器8bit超前进位加法器8bit流水线加法器8bit级联加法器总结写在前面的话加法器是数字系统最基础的计算单元，用来产生两个数的和，加法器是以二进制作运算。负数可用二的补数来表示，减法器也是加法器，乘法器可以由加法器和移位器实现。加法器和乘法器由于会频繁使用，因此加法器的速度也影响着整个系统的计算速度。对加法器的设计也一直在更新迭代，反观数字IC初学者，往往只是了解个全加器和半加器，而对一些经典的加法器类型和实现方式却很少了解。经典加法器8bit并行加法器并行加法器就是利用多个全加器实现两个操作数各位同时相加。并行加法器中全加
实现三分频电路最简单的是：利用计数器实现。时序图分析（本人比较懒，平常科研忙，所以直接手画时序图了，懒得用软件画了）：直接上图分析：利用计数器每隔三个周期信号翻转一次，同时在不同的计数下翻转得到的同步信号clk_1和clk_2，再利用异或即可实现出一个不同占空比的三分频信号（同样的方法也可扩展到其他奇数分频设计中）。例如占空比50%：moduleDiv_three(inputclk,inputrst_n,outputdiv_three);reg[1:0]cnt;regdiv_clk1;regdiv_clk2;always@(posedgeclkornegedgerst_n)beginif(rs
前言：笔者在大三上学习学习《SoC设计导论》时整理的有关集成电路设计领域的常见有英文缩写和对应的名词解释，文中标注的页码均出自《SoC设计方法与实现》这本参考书：目录目录前言：目录ABCCTG(ClockTreeGeneration)：时钟树生成DFIJLNPRSTUAASIC(ApplicationSpecificIntegratedCircuit)：专用集成电路，是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。ASIC的特点是面向特定用户的需求，ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。*ATPG(Auto
数字IC设计中的握手与反压本文的主要目的是介绍清楚数字IC设计中握手和反压的原理和意义如图所示，信号从输入端到A，经过模块A处理后，再送入到B模块进行处理。为了防止B错误读取A中的数据，A与B之间添加了信号Valid，只有当Valid信号为真时，A输出的数据才是有效数据，同时，为了防止B出现问题，A与B之间还加入了一个引脚Ready，B拉高该电平时，表明当前B模块可以接收、处理信号。只有当A送给B的信号有效(Valid为真)，B此时做好的准备可以接收A的数据了（Ready为真），此时，数据才被顺利的送入B中，这个过程就叫做‘握手’。如果B没能及时的处理完A送达的数据，就会将Ready拉低，提醒
随着科技的不断发展，电子锁已成为现代社会中，安全性和便利性并存的必备设备。如何为电子锁行业增添智能化、人性化的功能已成为行业内的热门话题。在这个迅速发展的市场中，深圳唯创知音推出了一款语音交互方案——WT588F02B-8S低功耗声音提示芯片，为电子锁行业注入了全新的语音交互体验。相比市面上的语音芯片，WT588F语音ic有以下几点优势：一、低功耗设计WT588F02B-8S是一款专为电子锁设计的语音播报芯片。经过测试WT588F语音芯片待机功耗＜5μA，其独特的低功耗设计不仅能够满足电子锁长时间待机的需求，还能够有效延长电池使用寿命，为用户带来更持久的使用体验。无需频繁更换电池，电子锁的运行
