草庐IT

$verilog

全部标签

5.3 Verilog 时钟分频

关键词:偶数分频,奇数分频,半整数分频,小数分频初学Verilog时许多模块都是由计数器与分频器组成的,例如PWM脉宽调制、频率计等。分频逻辑也往往通过计数逻辑完成。本节主要对偶数分频、奇数分频、半整数分频以及小数分频进行简单的总结。偶数分频采用触发器反向输出端连接到输入端的方式,可构成简单的2分频电路。以此为基础进行级联,可构成4分频,8分频电路。电路实现如下图所示,用Verilog描述时只需使用简单的取反逻辑即可。如果偶数分频系数过大,就需要对分频系数N循环计数进行分频。在计数周期达到分频系数中间数值N/2时进行时钟翻转,可保证分频后时钟的占空比为50%。因为是偶数分频,也可以对分频系数中

5.3 Verilog 时钟分频

关键词:偶数分频,奇数分频,半整数分频,小数分频初学Verilog时许多模块都是由计数器与分频器组成的,例如PWM脉宽调制、频率计等。分频逻辑也往往通过计数逻辑完成。本节主要对偶数分频、奇数分频、半整数分频以及小数分频进行简单的总结。偶数分频采用触发器反向输出端连接到输入端的方式,可构成简单的2分频电路。以此为基础进行级联,可构成4分频,8分频电路。电路实现如下图所示,用Verilog描述时只需使用简单的取反逻辑即可。如果偶数分频系数过大,就需要对分频系数N循环计数进行分频。在计数周期达到分频系数中间数值N/2时进行时钟翻转,可保证分频后时钟的占空比为50%。因为是偶数分频,也可以对分频系数中

5.4 Verilog 时钟切换

随着各种应用场景的限制,芯片在运行时往往需要在不同的应用下切换不同的时钟源,例如低功耗和高性能模式就分别需要低频率和高频率的时钟。两个时钟源有可能是同源且同步的,也有可能是不相关的。直接使用选择逻辑进行时钟切换大概率会导致分频时钟信号出现毛刺现象,所以时钟切换逻辑也需要进行特殊的处理。时钟切换问题直接采用选择逻辑对时钟进行切换的电路图如下所示。假如时钟选择信号sel_clk1与两个时钟都是异步的,那么时钟切换时刻就是任意的。假如时钟由clk1切换到clk2,且切换时刻为clk1输出电平为高的时候,此时立即切换时钟就会导致输出时钟出现毛刺(glitch)。波形示意图如下:时钟切换方案在两个电平相

5.4 Verilog 时钟切换

随着各种应用场景的限制,芯片在运行时往往需要在不同的应用下切换不同的时钟源,例如低功耗和高性能模式就分别需要低频率和高频率的时钟。两个时钟源有可能是同源且同步的,也有可能是不相关的。直接使用选择逻辑进行时钟切换大概率会导致分频时钟信号出现毛刺现象,所以时钟切换逻辑也需要进行特殊的处理。时钟切换问题直接采用选择逻辑对时钟进行切换的电路图如下所示。假如时钟选择信号sel_clk1与两个时钟都是异步的,那么时钟切换时刻就是任意的。假如时钟由clk1切换到clk2,且切换时刻为clk1输出电平为高的时候,此时立即切换时钟就会导致输出时钟出现毛刺(glitch)。波形示意图如下:时钟切换方案在两个电平相

6.1 Verilog 低功耗简介

关键词:开关功耗,内部功耗,静态功耗功耗影响便携性功耗越低,同等电量下电子产品工作时间越长,便携性设备的电池容量和体积设计的困难度也会降低。例如,手机越做越薄,性能还不受影响,就是因为低功耗设计发挥了至关重要的作用。性能功耗越大,耗能越多,产生的热量越多,各器件的工作性能就会受到影响。例如,手机使用时间较长时,会感觉手机发热,而且各应用软件也会出现卡顿的现象。成本不考虑低功耗设计时,一个功能的实现方法可能较为繁琐,实现的器件增多,产品面积增大;同时,功耗过大时,就要考虑散热装置,这又增加了组装成本。总之,低功耗设计有很多的优点,也是以后数字设计的发展趋势。功耗类型功耗类型一般可分为动态功耗、静

6.1 Verilog 低功耗简介

关键词:开关功耗,内部功耗,静态功耗功耗影响便携性功耗越低,同等电量下电子产品工作时间越长,便携性设备的电池容量和体积设计的困难度也会降低。例如,手机越做越薄,性能还不受影响,就是因为低功耗设计发挥了至关重要的作用。性能功耗越大,耗能越多,产生的热量越多,各器件的工作性能就会受到影响。例如,手机使用时间较长时,会感觉手机发热,而且各应用软件也会出现卡顿的现象。成本不考虑低功耗设计时,一个功能的实现方法可能较为繁琐,实现的器件增多,产品面积增大;同时,功耗过大时,就要考虑散热装置,这又增加了组装成本。总之,低功耗设计有很多的优点,也是以后数字设计的发展趋势。功耗类型功耗类型一般可分为动态功耗、静

6.2 Verilog 系统级低功耗设计

编写代码前,在系统与架构层次上制定完善低功耗方案,可以节省50%以上的功耗。此类低功耗设计和代码描述基本没有关系,往往由系统和架构人员进行设计。此类人员需要较丰富的硬件经验,能对系统有一个良好的整体把握。方案制定后,再交予功能设计人员(例如IC前端设计、FPGA工程师等)实现。多电压技术一般来说,电压越低,功耗越低,但是性能往往会越差。综合功耗与性能的考虑,可以对不同的模块采用不同的电压设计。多电压技术主要有3种:1、各电压区域有固定的电压,如图1所示。2、各电压区域有固定的电压,电压的选择由软件控制,如图2所示。3、自适应的方式,各区域电压可变,电压选择也是由软件控制,又称为动态电压条件,如