有两种表示方法:一种是verilog语法的多维数组,另一种是systemverilog语法的多维数组。这是verilog语法:reg[A1:A0]a[B1:B0][C1:C0][D1:D0];引用顺序是:a[B][C][D][A],定义的a的左边只有位宽,一对方括号[],a的右边可以扩展维数,多对方括号[],变化速度:B这是systemverilog语法:packed维度:packed数组是一种将1个向量细分为若干子字段的机制,这些子字段可以作为数组元素方便地访问;当一个打包数组作为主数组出现时,它将被视为单个向量。多维矩阵是矩阵的矩阵,单个声明包含多个维度。标识符前面的设置packed维度。