系列文章目录FPGA静态时序分析与约束（一）、理解亚稳态FPGA静态时序分析与约束（二）、时序分析文章目录系列文章目录前言一、时序分析回顾二、打开vivado任意工程2.1工程布局路由成功后，点击vivado左侧**IMPLEMENTATION**->再点击**ReportTimingSummary**2.2在弹出的界面下面的命令栏，点击**Timing**2.3点击方框1里面的intra-ClockPaths三、分析静态时序路径3.1分析源时钟路径3.2分析数据路径3.3分析目的时钟路径四、计算建立时间余量前言前两篇文章介绍了什么是亚稳态？以及静态时序分析，但那些终究还是理论，那么在实际工程
文章目录前言一、设计思路二、代码及仿真1.资源消耗2.具体代码3.仿真波形总结前言此代码是在做显微镜高速聚焦系统中自己写的步进电机电机驱动源码，为了达到最快的驱动速度，因此选用脉冲触发方式进行驱动。在电机驱动的过程中往往需要对脉冲进行使能，启动，配置好输出N个脉冲，设置电机转动的方向，发送脉冲的过程中发送急停信号，停止当前的脉冲输出以及脉冲输出完后反馈回来中断触发信号。经过实测代码能够满足步进电机的驱动需求，且能够在驱动完毕后反馈中断信号提示脉冲信号已经输出完毕。此代码适用的地方主要在需要脉冲触发的应用场景，最终输出两个信号出去（输出脉冲和电机方向电平），若有需要可以把脉冲触发跟运动坐标系建立
前言 最近做一个项目，需要在arm开发板实现httpspost功能，一开始按照网上的教程，将curl库移植到arm开发板，但是发现我移植的curl不支持https，后面继续查才知道curl库默认是不支持https的，要支持的话需要在移植的时候加入openssl库。移植环境虚拟机：ubuntu16.04交叉编译器：arm-linux-gnueabihf-gccopenssl版本：1.1.1vcurl版本：7.63.0openssl和curl的源码还有证书我已经长传至我的gitee，可以直接下载使用openssl+curl:嵌入式arm开发板使用curl+openssl实现https
1909_Arm Cortex-M3编程模型全部学习汇总： g_arm_cores: ARM内核的学习笔记 (gitee.com)编程模型的部分除了单独的核心寄存器描述之外，它还包含有关处理器模式和软件执行和堆栈的特权级别的信息。处理器有两种模式，分别是线程模式和Handler模式；软件有两种权限级别，分别是非特权级别和特权级别。两种处理器模式种，线程模式主要是用来执行应用软件。当处理器从复位状态中出来之后会进入到线程模式。Handler模式是用来处理各种异常的，处理器在完成异常处理之后依然会回到线程模式。只有特权软件才能写入CONTROL寄存器以更改线程模式下软件执行的特权级别。非特权软件可
文章目录所需工具安装调试搭建过程中遇到的问题写在前面 老大上周让我用vscode开发STM32，我爽快的答应了，心想大学四年装了这么多环境了这不简简单单，更何况vscode这两年还用过，然而现实总是令人不快的——我竟然花了差不多两周时间在这上面，并且不知道花费了多少流量😭😭😭。这玩意就给了所需要的主要工具，形象一点就如标题，问其他人他们也搞不定。因此，大家有空还是多涉猎一些开发环境，这玩意以前有兄弟跟我提过，但是我觉得没意义，所以没用过😅😅😅。所需工具代码编写idevscode调试连接工具openocd交叉编译工具链gcc-arm-none-eabi调试工具gdb-multiarch工程管理
目录1，交叉编译工具链简介（1）命令规则（2）实例1、arm-none-eabi-gcc2、arm-none-linux-gnueabi-gcc3、arm-eabi-gcc4、armcc2，安装工具链3，gcc-arm-none-eabi语法说明1，arm-none-eabi-gcc编译（1）常用编译选项（2）使用范例gcc生成预编译文件gcc生成汇编文件gcc生成目标文件gcc生成可执行文件查询`.c`源文件的依赖关系2，arm-none-eabi-ld链接器（1）链接并生成elf文件和map文件3，arm-none-eabi-ar生成静态库（1）将多个`.o`目标文件生成一个`.a`库文件
文章目录1nandnor的区别，速度差异的原因？2nand驱动方式？3异步信号处理方法4异步FIFO的深度是如何计算的5异步复位同步释放的优缺点6问了FPGA的内部组成？7LE中查找表的实现原理？8IOB的主要组成部分？9静态、动态时序模拟的优缺点。10CDC跨时钟域11全局时钟域与局部时钟的区别？1nandnor的区别，速度差异的原因？逻辑门？/闪存？闪存的话：NANDFlash和NORFlash的区别主要在于它们的存储结构不同。NANDFlash的存储单元是串联的，而NORFlash的存储单元是并联的。因此，NANDFlash在写入和擦除大量数据时比NORFlash快得多，两者相差近千倍；
FPGA——以太网设计（2）GMII与RGMII基础知识（1）GMII（2）RGMII（3）IDDRGMII设计转RGMII接口跨时钟传输模块基础知识（1）GMIIGMII:发送端时钟由MAC端提供下降沿变化数据，上升沿采集数据（2）RGMII时钟是双沿采样RGMII：ETH_RXCTL线同时表示有效和错误，有效和错误位相异或得到。时钟偏移,方便采样（3）IDDRIDDR的三种模式GMII设计转RGMII接口千兆网：输入和输出的时候，GMII的8位数据，先在时钟上升沿通过RGMII接口处理低四位，再在时钟的下降沿继续处理高四位。百兆网：只在时钟的上升沿通过RGMII接口处理低四位，下个时钟上升
FPGA——以太网设计（1）基本模块1.协议解析（1）MAC层（2）IP层和ARP层（3）UDP层和ICMP层2.1MAC接收模块2.2MAC发送模块3.1IP接收模块3.2IP发送模块4.1UDP接收模块4.2UDP发送模块5.1ICMP接收模块5.2ICMP发送模块6.1ARP接收模块6.2ARP发送模块6.3ARP表模块7CRC数据对比模块8MAC下ARP和IP数据分流模块9数据流仲裁模块模块收发组合1MAC层收发2ARP层收发2IP层收发3ICMP层收发3UDP层收发UDP协议栈1.协议解析每层都嵌套在上层的数据字段（1）MAC层以太网帧长：64B~1518B（2）IP层和ARP层IP
名称：基于FPGA的通用电子密码锁VHDL代码Quartus仿真（文末获取）软件：Quartus语言：VHDL代码功能：任务使用一片CPLD/FPGA设计实现一个具有较高安全性和较低成本的通用电子密码锁,其具体功能要求如下:←1)数码输入:每按下一个数字键,就输入一个数值,并在显示器上的最右方显示出该数值,同时将先前输入的数据依序左移一个数字位置。←(2)数码清除:按下此键可清除前面所有的输入值,清除成为“0000(3)密码更改:按下此键时会将目前的数字设定成新的密码。←(4)激活电锁:按下此键可将密码锁上锁。←(5)解除电锁:按下此键会检査输入的密码是否正确,密码正确即开锁。←1.工程文件2
