STM32开发环境为例:链接：https://pan.baidu.com/s/16sOOZDubCbhedoDJewSlGg?pwd=yg8r提取码：yg8r步骤一：链接：https://pan.baidu.com/s/1Bnvh7DmkLfZii6VC8-vLQg?pwd=lax3提取码：lax3下载完成解压缩选中KeilMDK538.exe右键以管理员身份运行安装路径，默认或者自行更改都可以客户信息随便填等待安装完成......步骤二：链接：https://pan.baidu.com/s/1l1rdH0OGqKaASVLk9f6v2A?pwd=7s5h提取码：7s5h右键以管理员身份运行选
1，CRC校验循环冗余校验（CyclicRedundancyCheck，CRC）是一种根据网络数据包或计算机文件等数据产生简短固定位数校验码的一种信道编码技术，主要用来检测或校验数据传输或者保存后可能出现的错误。它是利用除法及余数的原理来作错误侦测的。2，CRC多项式多项式一般指输入数据异或的对象；其中相关参数还包括:初值，结果异或值，输入翻转，输出翻转。初始值：计算之前给CRC赋初始值；结果异或值：计算完CRC输出前；对CRC结果异或的参数值；输入值反转：输入翻转指对输入输入按字节翻转；输出值反转：对输出结果在CRC计算之后，异或之前整体翻转一般常用的CRC多项式如下：3CRC逻辑设计实现设
Modelsim是FPGA开发中重要的EDA设计仿真工具，主要用于验证数字电路设计是否正确。我们经常用Xilinx的ISE或者Vivado与Modelsim进行联合仿真，其实国产FPGA开发工具也可以与Modelsim进行联合仿真，对于设计比较复杂的应用还是非常方便的，联合仿真的应用思路是一样的。下面以紫光PangoDesignSuite与Modelsim的联合仿真环境搭建以及使用流程进行详细介绍，具体方法如下：添加仿真库方法一 打开PangoDesignSuite，点击Tools->CompileSimulationLibraries，在弹出来的窗口中，设置需要编译的器件库、编译库路径
新建一个STM32CubeIDE 新工程 选择自己的芯片型号，我的是STM32F103RCT6 选择工程保存位置，不能有中文路径，会报错 选择下载方式、一定要选，不然下次下载有问题 选择时钟来源，我的板子有8Mhz、32.768Khz两个外置晶振 配置时钟频率 生成相应的.c.h文件，方便我们管理 我的板子LED引脚是PA8和PD2，配置相应的GPIO 完成配置、保存、生成代码 代码配置在gpio.c里 点亮 这两盏灯 编译工程，0错误0警告 开始下载，工程第一次下载，会弹出窗口，我的下载器是JLink，所以选择JLink，SWD下载模式，保存OK
文章目录@[toc]cmd-parser库简介cmd-parser库源码获取GW1NSR-4C移植cmd-parser实际测试cmd-parse命令解析器优化本文是高云FPGA系列教程的第9篇文章。上一篇文章介绍片上ARMCortex-M3硬核处理器串口外设的使用，演示轮询方式和中断方式接收串口数据，并进行回环测试。本文在上一篇工程的基础上，移植cmd-parser串口命令解析器，到高云GW1NSR-4CARM处理器上，实现3个命令：led_on：点亮LEDled_off：熄灭LEDget_sysclk：查询处理器频率
文章目录1.加法指令（ADD）2.减法指令（SUB）3.反向减法指令（RSB）4.乘法指令（MUL）补充ARM汇编语言中，算术指令用于完成基本的算术运算，如加法、减法、乘法等。在本节中，我们将详细介绍ARM汇编中的算术指令，并通过实例帮助你更好地理解和掌握这些指令。1.加法指令（ADD）加法指令用于将两个寄存器中的值相加，并将结果存储在目标寄存器中。基本语法如下：ADDRd,Rn,Operand2其中，Rd是目标寄存器，Rn是第一个操作数所在寄存器，Operand2是第二个操作数。示例：ADDR0,R1,R2这个指令将R1和R2中的值相加，并将结果存储在R0中。2.减法指令（SUB）减法指令用
萌新的FPGA学习之Vivado下的仿真入门-2我们上一章大概了解了我们所需要进行各项操作的基本框架对于内部实现其实一知半解我们先从基本的出发但从FPGA了解一下vivado下的仿真入门正好帮我把自己的riscV波形拉一下行为级仿真step1:进入仿真界面：SIMULATION->单击RunSimulation->单击RunBehavioralSimulation。Step2:设置仿真时间，仿真时间为1000ms。计算机CPU会模拟FPGA的运行，1000ms运行来说通常需要几分钟时间。具体时间和CPU的配置有很大关系。为了观察波形的便利，我们可以点击窗口选择float当我们需要添加观察指定波
基于USB总线技术的数据采集系统接口——FPGA实现MatlabUSB总线技术是一种常用的数据传输接口，广泛应用于各种设备和系统中。在数据采集系统中，USB接口可以用于连接外部传感器、测量设备等，将采集到的数据传输到计算机或其他处理设备上进行处理和分析。本文将介绍如何使用FPGA实现基于USB总线的数据采集系统接口，并结合Matlab编程进行数据处理。系统架构设计基于USB总线的数据采集系统接口的设计需要考虑以下几个方面：USB通信协议、FPGA的选择和配置、数据采集与传输、Matlab数据处理。1.1USB通信协议USB通信协议有多种版本，其中USB2.0是最常用和广泛支持的版本。我们选择U
一.简介本篇文章，将介绍如何编写命令的发送，与响应的接收，这部分代码，这部分代码。对应所以模式而言，发送与接收的时序都是一样的，所以这部分代码对应所以的eMMC而言，都是通用的。先来看一下整体的框图，命令模块下包括发送与接收，还是比较容易的。关注微信公众号FPGA之旅回复eMMC代码V1获取完整工程，目前支持高速和HS200.HS400有点问题，可能是我PCB的问题。FPGA驱动eMMC系列(二)-------上电初始化FPGA驱动eMMC系列(一)-------简介二.命令发送在命令发送模块里面，我们就不关心，命令长什么样，每一位代表什么意思，只需要知道每一条命令的长度，以及如何将其发送出去
欢迎订阅《FPGA学习入门100例教程》、《MATLAB学习入门100例教程》目录一、理论基础二、核心程序三、测试结果一、理论基础 VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。 VerilogHDL是一种硬件描述语言，用于从算法级
