草庐IT

ARM+FPGA

全部标签

FPGA实现mnist手写数字识别(软件部分)

文章目录FPGA实现mnist手写数字识别①环境配置②数据集及代码下载③代码操作(1)训练模型(2)权重输出(3)关于灰度转换FPGA实现mnist手写数字识别①环境配置使用的环境:tf1.12,具体配置见here:首先打开环境tf1.12,,再安装以下的包:opencv在这里下载“linux-64/opencv3-3.1.0-py36_0.tar.bz2”,通过共享文件夹copy到download文件夹中,在文件夹下打开终端,输入以下命令进行安装:condainstallopencv3-3.1.0-py36_0.tar.bz2matplotlib(时刻注意是py36)condainstall

gcc-arm-none-eabi工具链 + MinGW + git bash/powershell 实现 win10下 stm32程序编译

gcc-arm-none-eabi工具链+MinGW+gitbash/powershell实现win10下stm32程序编译1它们之间的关系1.1gcc-arm-none-eabi工具链gcc-arm-none-eabi是一个用于嵌入式系统开发的工具链,它提供了一套用于编译、汇编和链接ARMCortex-M架构的代码的工具和库,如gcc,ar等。说白了,.c文件就是通过gcc-arm-none-eabi编译成了可执行文件1.2MinGWMinGW(MinimalistGNUforWindows)是一个在Windows环境下使用GNU工具集进行软件开发的开发环境。它提供了一系列的开发工具和库,使

解决IAR Embedded Workbench for Arm因License导致编译失败的问题

一、网上有各个IAR版本的下载地址:IAR官网的下载地址:https://www.iar.com/products/architectures/arm/iar-embedded-workbench-for-arm/有人总结的下载地址:https://www.armbbs.cn/forum.php?mod=viewthread&tid=99548二、安装好后,将下述的exe拷贝到对应的目录后,一定要双击执行,否则不生效:(1)若安装的是比较新的IAR版本,则将licpatcher64.exe分别拷贝到如下三个目录,并在这三个目录下分别双击执行licpatcher64.exe:C:\Program

C++ ffmpeg RTMP 视频推流和摄像头推流实现, arm linux平台

环境:FFmpeg版本:n4.2.2下载地址(下载编译后请确认版本正确):https://ffmpeg.org//download.html下面地址经过第三方git加速可能存在实效性:https://hub.fgit.cf/FFmpeg/FFmpeg/tree/n4.4.2实现代码:#include#define__STDC_CONSTANT_MACROS#ifdef_WIN32//Windowsextern"C"{#include"libavformat/avformat.h"#include"libavutil/mathematics.h"#include"libavutil/time.h

Arm镜像下载Win10、 Win11【适用于Mac M1芯片】

本文的arm版win10、win11是指的M1电脑系统安装Windows系统的下面链接为迅雷链接,复制到迅雷下载一.Windows10ARM版:1.版本号:Windows10,version20H2(updatedFeb2021)(ARM64)-DVD(Chinese-Simplified)2.迅雷下载链接:ed2k://|file|SW_DVD9_Win_Pro_10_20H2.4_64ARM_ChnSimp_Pro_Ent_EDU_N_MLF_X22-52787.ISO|6555498496|731744E58C549CA20AC80AC5E6AC6830|/二.Windows11ARM版

【数字IC设计/FPGA】FIFO与流控机制

流控,简单来说就是控制数据流停止发送。常见的流控机制分为带内流控和带外流控。FIFO的流水反压机制一般来说,每一个fifo都有一个将满阈值afull_value(almostfull)。当fifo内的数据量达到或超过afull_value时,将满信号afull从0跳变为1。上游发送模块感知到afull为1时,则停止发送数据。在afull跳变成1后,fifo需要能够缓存路径上的data以及上游发送模块停止发流之前发出的所有data。这就是fifo的流控机制。下图是fifo流控机制的示意图。如下图所示,数据data和有效信号vld从模块A产生,经过N拍延时后,输入到FIFO,FIFO产生将满信号a

FPGA-FIF0模型与应用场景(IP核)

什么是FIFOFIFO(FirstInFirstOut),也就是先进先出。FPGA或者ASIC中使用到的FIFO一般指的是对数据的存储具有先进先出特性的一个缓存器,常被用于数据的缓存或者高速异步数据的交互。它与普通存储器的区别是没有外部读写地址线,这样使用起来相对简单,但缺点就是只能顺序写入数据,顺序的读出数据,其数据地址由内部读写指针自动加1完成,不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。FIFO作用:对于存储的数据,先存入FIFO的先被读出,可以确保数据的连续性1,特征:数据产生速率>数据消耗速率FIFO写入侧位宽>FIFO读出侧位宽2,特征:数据产生速率FIFO写入侧

Windows系统x86机器安装(麒麟、统信)ARM系统详细教程

本次介绍在window系统x86机器上安装国产系统arm系统的详细教程。        注:ubuntu的arm系统安装是一样的流程。 1.安装环境准备。首先,你得有台电脑,配置别太差,至少4核8G内存,安装window10或者11都行(为啥不能是Window7,你要用也不是不行,你先解决win7补丁更新问题)。准备虚拟机工具软件QUME,官网下载地址:QEMUforWindows–Installers(64bit) 选择最新版本下载即可。    3.准备 QEMUUEFI 固件文件。    下载地址:https://releases.linaro.org/components/kernel/

#FPGA(基础知识)

1.IDE:QuartusII2.设备:Cyclone II EP2C8Q208C8N  3.实验:正点原子-verilog基础知识4.时序图:5.步骤6.代码:

HDL & FPGA 学习 - IP 模块收集,推荐书目,参考

目录2模块收集(不定期更新)2.5数字电路设计实用技术3参考编辑整理by Staok,始于2021.2且无终稿。转载请注明作者及出处。整理不易,请多支持。本文件是“瞰百易”计划的一部分,尽量遵循“二项玻”定则,致力于与网络上碎片化严重的现象泾渭分明!本文系广泛撷取、借鉴和整理,适合刚入门的人阅读和遵守,已经有较多经验的人看一看图个乐,如有错误恭谢指出!本文已经是长期积累和堆叠而形成一定规模,不必按照从前到后的顺序去看,可以挑感兴趣的章节去看。本文为简述风格,本意即记录要点和便于快速拾起。本文对应的 Github/Gitee 仓库地址,本文最新的原文和一些源码、备查手册等等均放在里面。2模块收集