文章目录@[toc]简介常用函数使用示例参考资料工程下载本文是XilinxMicroBlaze系列教程的第1篇文章。简介AXIGPIO是基于AXI-lite总线的一个通用输入输出IP核，可配置为一个或两个通道，每个通道32位，每一位可以通过SDK动态配置成输入或输出方向，支持中断请求，配合中断控制器IP可实现外部中断触发。不同系列FPGA所支持的最高频率：官方使用示例：xgpio_intr_tapp_example.cxgpio_example.cxgpio_intr_example.cxgpio_low_level_example.