1、之前写过一篇关于ZYNQ系列通用的PS侧与PL侧通过AXI-HP通道的文档，下面是链接。FPGA----ZCU106基于axi-hp通道的pl与ps数据交互（全网唯一最详）_zcu106调试_发光的沙子的博客-CSDN博客大家好，今天给大家带来的内容是，基于AXI4协议的采用AXI-HP通道完成PL侧数据发送至PS侧（PS侧数据发送至PL侧并没有实现，但是保留了PL读取PS测数据的接口）本实验完成了，PL侧自定义数据传输到PS侧，并在PS侧写加软件，完成了PL侧传入数据的求和功能，发挥了整个SoC的功能，为后续PL侧加速计算，PS侧数据分析奠定了基础。_zcu106调试https://bl

原子，可以认为是物质组成的最小单位，当然，现在科学表明，比原子小的还有质子和中子。但是这里我们还将原子作为最小单位来理解，那么原子就是不可分割的，因此原子操作就可以理解为不可分割的操作。AXI的原子操作包括exclusive和lock两种，不管是exclusive还是lock操作，在执行期间不可被其它操作打断，否则操作失败。 1、exclusive操作exclusive的应用场景主要是处理器需要对某个内存地址进行写操作时，假如写一个字节，而内存的数据位宽大于一个字节，比如32bit，这时处理器需要将内存地址对应的32bit数据先读出来，然后将要写入的一个字节数据进行更新后，再将更新后的32bi

目录前言SPI总线协议什么是SPISPI的特点物理层协议层SPI通讯过程总结前言         本章所运用的知识点都是博主从各个网站搜集来的（侵删@小麦大叔@野火），也附带一点自己的看法。本章所用到的开发板是野火的霸道F103系列开发板，需要完整可运行代码的同学也可以找@我拿。    总所周知，学习单片机离不开协议，上章我们讲述了I2C的作用、时序、以及基本代码。相信大家或多或少也了解完了，那么现在跟着我一起来学习同样重要且应用广泛的协议——SPI。SPI总线协议什么是SPI        SPI，是英语SerialPeripheralInterface的缩写，顾名思义就是串行外围设备接口。

1.实验目的使用树莓派向STM32发送数据，STM32收到数据后通过串口的方式将数据打印到电脑上，同时返回给树莓派数据。树莓派接收到数据后打印在控制台上。SPI的配置为树莓派主机STM32从机全双工8bit传输工作模式0：CPOL|CPHA=00MSB优先禁止CRC校验2.SPI简介SPI（SerialPeripheralInterface，串行外设接口）是Motorola公司提出的一种同步串行数据传输标准2.1接口SPI接口经常被称为4线串行总线，以主/从方式工作，数据传输过程由主机初始化，其使用的4条信号线分别为：SCLK：串行时钟，用来同步数据传输，由主机输出，从机不用配置时钟MOSI：

文章目录背景介绍1.1.1AXI3信号列表1.1.2AXI3信号列表1.2传输顺序1.2.1读顺序1.2.2写顺序1.2.3互连线中ID信号的扩展上篇文章：ARMAMBAAXI入门7-AXI协议中的独占访问使用背景介绍下篇文章：ARMAMBAAXI入门9-AXI总线AxPROT与安全之间的关系背景介绍如果SoC中是多主机多从机的结构，支持AIXOutstanding及AXIout-of-order传输特性(见前文介绍)会极大的提高总线互连的利用率，主机可以对不同地址或从机进行连续访问，而从机返回数据的先后可以不按照主机的发出事务顺序。有时当多笔传输发生时，就需要保证每一笔都能按照预期的顺序来完

A1:IntroductionA1.1AbouttheAXIprotocolAMBAAXI支持高性能、高速的系统设计。AXI协议：适合高带宽、低延迟的设计不使用复杂bridge的情况下运行高工作频率满足很多组件的接口要求灵活实现interconnect架构向后兼容AHB、APB接口AXI协议的关键特性是：地址/控制和数据分离支持非对齐的datatransfer（通过byte选通）基于burst的transaction，仅需要首地址读/写数据通道分离，从而实现低消耗的DMA支持发送多个oustanding的地址支持out-of-order的transaction容易进行寄存器打拍去满足timin

前言FPGA工作依赖RAM，这个RAM在FPGA中，但是RAM掉电不保存数据，所以FPGA正常使用，还是需要程序持久保存FPGA大部分通过外挂一片Flash，如SPIFlash，程序烧写到Flash中，重新上电，FPGA把程序读取到内部的RAM执行如果不做处理，相信别人拿了你的板子，把Flash取下来，就获取了你FPGA的功能了。。。FPGA掉电后，本身变成了【白片】，也就是依赖外部的SPIFlash程序固化前期功能验证，直接下载到FPGA中，就可以执行了，有些特殊的功能，需要重启验证，但是掉电重启后，FPGA中的程序没有了，所以需要把生成的bit文件，烧写到外部的Flash中，这样FPGA重

目录全硬件的TCP/IP协议栈简介以太网接入单片机方案以太网接口芯片CH395Q简介以太网接口芯片CH395Q命令简介以太网接口芯片CH395Q寄存器配置与使用移植CH395Q源码TCP_Client实验TCPClient配置流程TCPClient实验硬件设计程序设计下载验证WebServer实验WebServer简介WebServer实验硬件设计软件设计下载验证NTP实时时间实验NTP简介NTP实验硬件设计软件设计下载验证基于MQTT协议连接OneNET服务器移植MQTT协议库配置OneNET平台工程配置基于OneNET平台MQTT实验硬件设计软件设计下载验证原子云平台连接原子云工作流程原子

对于SD卡的SPI模式而言，采用的SPI的通信模式为模式3，即CPOL=1，CPHA=1，在SD卡2.0版本协议中，SPI_CLK时钟频率可达50Mhz。SD卡的SPI模式，只用到了SDIO_D3（SPI_CS）、SDIO_CMD（SPI_MOSI），SDIO_SC（SPI_SCK）和SDIO_D0（SPI_MISO）引脚sd卡初始化命令1、SD卡在正常读写操作之前，必须先对SD卡进行初始化，SD卡的初始化过程就是向SD中写入命令。在对SD卡进行读写操作时同样需要先发送写命令和读命令，SD卡的命令格式由6个字节组成（先发送高位再发送低位）写入命令：byte1：命令号，格式为01xx_xxxx,

上篇blog中记录了DDR3AXI4接口的IP配置详情，这一文章则是记录自己在项目工程以及学习中对于DDR3的读写测试。先讲一下大概的工程架构：产生16位的自加数写进写FIFO中，当FIFO中的数达到一次突发长度后将其全部读出写进DDR3中，再检测到DDR3中数达到1024之后全部读出写入到读FIFO中，最后在顶层的读使能信号作用下将读FIFO的数全部读出，查看写入的自加数与读出的数是否符一直，符合则实验成功。  可能有的读者最开始会疑问为什么会用到两个异步FIFO，这个自己在最开始学的时候也在想不用行不行，你不用FIFO直接写入数据再读出肯定也是可以的，但是考虑到实际项目需求以及IP核封装出