上一节分享了在使用 DesignentryCIS过程中怎么由一个元器件一步步画出整个原理图。画好原理图之后我们就要开始导出网表了，目的是给我们画PCB的软件Allegro输出网表文件，这个过程可以比喻一下，画好的原理图相当于你做菜时脑海里构思的菜谱，我们现在要把需要的食材（元器件）放到案板上面进行下一步的操作，所以这个步骤还是特别重要的。1.导出网表首先我们要选中我们的原理图文件（后缀为.dsn），然后选择Tools>CreateNetlist点击后会弹出一个窗口，我们选择默认，注意这里的圈住的地方是一个待会会自动生成的文件夹，名字就是allegro，我们导出的网表会自动保存在这里。 点击下方
CadenceVirtuoso的使用刚刚启动软件刚刚启动时，会是一个指令操作界面，可以在这里输入与相关的操作指令，而我们想新建库，则要点击Tools-》LibraryManage，之后便会弹出已有导入库。在弹出的窗口点击file-》new-》library。开始新建一个库。此时要求用户选择路径(自选一个路径与名称)，再选择第三个选型，此处我选择工艺为m1815_g2(可自选)。之后我们再选中新建的库，再次选择file-》cellview。弹出以下界面，可为新的cell取一个名称，Type选择为原理图类型，点击欧克，便新建好了一个库的基本单元。原理图先介绍一些快捷键，快捷键以后会经常使用。i是添
熟读唐诗三百首，不会做诗也会吟，Flow合约哪里读？自然是链上了，Flow的链上合约都是开源的，只要知道合约地址，都可以直接使用API获得具体的合约代码。本节就把flow链上的主要合约下载下来，然后分析，哪些可以读，哪些可以抄@#￥@#￥数据来源本文主要分析合约账号数据，在以太坊中，可以通过地址的code类型来判断是否为合约地址，Flow中也是类似的，Flow账号的数据结构如下所示：messageAccount{ bytesaddress uint64balance bytescode repeatedAccountKeykeys mapcontracts}因此，我们也可以通过获取a
一、引言Cadence.是一个大型的EDA.软件,它几乎可以完成电子设计的方方面面:包抵ASIC设计、FPGA设计和PCB板设计。Cadence在仿真、电路图设计、自动布局布线、版图设计及验证等方面有着绝对的优势。Cadence包含的工具较多几乎包括了EDA设计的方方面面。二、基础技巧总结快捷键：P：打开库 N：netalias链接Esc：消除模式 G：地W：连线 R：旋转F：电源解决分组问题(4部) 建好元器件 两部分都加上属性，新的属性来分组(AB全部分好组)【元件图】Option>properties>new [name:pac 1]【原理
一、PCB创建1.创建brd文件放入工程文件夹的pcb文件夹下面 2.设置框图的大小（400x400）以及左下角坐标（-200，-200）二、PCB层的添加和设置可以看出我们PCB只有top与bottom两层，再添加两层，步骤：setup-Cross-section打开如下视图，在TOP上右击选择，即可新建两个内建层GND层与电源POWER层位于TOP之下，BOTTOM底层之上。关于PCB正片负片解释，有另一篇文章 在专栏里。三、导入PCB板框1.一般情况下，大公司里的板框由结构工程师给出，他订好后导出DXF文件，再给到PCB工程师导入PCB工程文件中，并且设置keepinkeepout，如下
Cadence路径设置Cadence原理图、封装库下载地址CadencePCBEditor路径设置CadenceCaptureCIS路径设置修改配置文件效果展示使用限制Windows10企业版软件版本：CadenceCaptureCIS17.4CadencePCBEditor17.4Cadence原理图、封装库下载地址对于无Cadence封装库的小伙伴，可通过Cadence原理图、封装库下载封装库PCBLIBbsm：结构封装符号文件dra：图形文件logo：辅助类封装图形文件osm：辅助类封装符号文件pad：焊盘prm：数据库参数psm：符号文件ssm：符号文件tech：技术参数文件SCHLI
目录CadenceAllegro17.4学习记录开始01-原理图CaptureCIS17.4一、创建工程文件夹二、建立原理图工程三、创建元件库绘制元件库符号实例简单的元件，比如AT24C02homogeneous分列元件的分部具有相同属性，比如运放，LM358heterogenous分列元件的分部具有不同属性，比如STM32单片机IC，STM32F405RGT6元件库网址总结四、自带元件库CadenceAllegro17.4学习记录开始01-原理图CaptureCIS17.4一、创建工程文件夹在打开软件前，可以先创建一个工程文件夹，然后在这个工程文件夹里面创建3个文件夹，分别用于存放原理图文件
CadenceOrCAD：NetGroup使用软件版本：16.6-S062，装过一个Hotfix，因为早期版本中文显示有重叠的问题。先看一个从来没用过的功能：NetGroup。据说是16.6之后的版本才有？总而言之，是总线的一种扩展，可以把任意名称的网络放进去的一种：单个信号、总线、其他NG。给我的感觉是类似c语言的结构体，可以装进去各种类型的变量，也可以装其他结构体。NG的特点是可以组合各种不同名称的网络，而不必像总线一样要求名称像Data[0..31]一样保持一致。2023.5.12更新：找到一个demo板的原理图使用了netgroup，可以参考：BRD4001a例子随便准备了一个原理图来
之前安装的cadence16.6一直存在PCB和原理图的.brd和.dsn文件无法直接双击打开文件，必须要先打开orCAD或者allegro来打开这些文件，无法直接双击打开。这样导致每次打开文件时，都要重新选择一次路径，过程比较繁琐，不够高效。一直想着要解决掉这个问题，但每次都丢下，今天有时间在网上查询了一下并解决了这个问题，在这只是做一个小小的记录，解决方法也是借鉴了好多网友，不得不感叹互联网的强大~ 关于.brd和.dsn文件无法直接双击打开文件，先尝试将.brd和.dsn文件与cadence和allegro程序关联起来。具体方法如下：首先找到cadence的安装位置(当时自
【cadencevirtuoso实践记录(2）_手动计算设计5管_OTA（有源负载差分对）】1参数指标2计算过程3仿真过程3.1按照2中计算的W/L搭建原理图3.2仿真结果3.2.1dc仿真3.2.2ac仿真3.2.33dB带宽3.2.4摆率1参数指标工艺SMIC0.18um工作电压VDD=2.5V摆率SR≥20V/us负载电容C_L=2pF3dB带宽f3dBf_{3dB}f3dB≥1MHz直流增益|Av|≥40功耗P≤0.5mW共模电压V_{ICMR}=[0.8V,1.6V]2计算过程详细过程见手写版3仿真过程3.1按照2中计算的W/L搭建原理图3.2仿真结果3.2.1dc仿真1.设置好2
