在运行程序时有时候会需要查看资源占用，以方便部署在其他服务器上时进行参考。以下是总结了我在linux上查找程序进程资源的两种方法（cpu和gpu都有）。CPU1.查找进程号如果进程较多，输入ps-ef|grep+指令关键词进行搜索。如果运行的是python程序，可以输入ps-ef|greppython3比如我想查找所有指令中含hello关键词的进程，输入：ps-ef|grephello输出示例：user5258475914013:22pts/900:00:00dockerrun-it-p8887:8887image_hello:v1user 1234512345013:21pts/400:00
FPGA-XilinxZYNQPS端实现SD卡文件数据读取本章节记录XilinxZYNQPS端实现SD卡txt文件的数据读取。踩坑记录，本章节主要内容参考原子哥板子：xilinxzynq7010文章目录FPGA-XilinxZYNQPS端实现SD卡文件数据读取一、开发板引脚配置二、PS端导入FATFS文件系统所需xilffs库三、代码细节解释四、完整代码总结一、开发板引脚配置xilinxzynq7010使用的sd卡的引脚，通过手册可知，SD引脚为MIO40-45，carddetectMIO47，所以采用SD0,如下图：注意：直接跑原子哥的工程代码是行不通的，因为原子哥是7020板子，自己的是7
我已经在DELPHIXE8中为android创建了一个应用程序。如果我想在GooglePlay和Google上发布它，它将被归类为设备平台ARMEABI、ARMEABI-V7A、MIPS和x86，而DELPHIXE8(以及所有以前的版本)仅支持架构ARMEABI-V7A。不要来找我作为GooglePlay上的专业发布应用程序，您的应用程序安装后有人会向他发送消息说该平台不受支持。分析DELPHIXE8生成的APK安装包发现上面所有平台都是自动生成的。Google在其网站(http://developer.android.com/google/play/filters.html)上推荐使
本来准备移植玄铁C910，初步运行发现我的FPGA容量属实不太够，就退而求其次，选择移植选题C906，本人也是第一次移植，因此会出现一些非常傻逼的问题：我使用的FPGA为XCKU060-FFVA1156-2-I移植第一步，去玄铁的github上把玄铁C906的开源代码下载下来。https://github.com/T-head-Semi/openc906第二步，我们创建vivado工程，导入这两个文件夹里面的所有文件，先不急着关注哪些能用哪些不能用，先全导进去，后面再进行处理先将Non-moduleFiles设置为global include将这些文件添加到include`defineNOIS
FPGA编程入门——实现一位全加器一、实验目的1、首先基于Quartus软件采用原理图输入方法完成一个1位全加器的设计。2、编写测试激励Verilog模块，用Modelsim对4位全加器Verilog模块进行仿真测试，观察仿真波形图。一位全加器原理一位全加器输出公式二、实现一位全加器1、在Quartus中新建项目2、然后在出现的界面中填写工程的路径和名称，我这里创建的项目名称为full_add_1bit；接着选择需要的芯片，然后接着Next，直到Finish，完成工程的创建。3、在构建好的项目中点击File->New新建如下文件来绘制原理图4、根据一位加法器原理图选择组件绘制电路图三、仿真验证
我已经使用SCAPY创建了一个UDP文件，并且正在使用TCPReplay发送数据包。我遇到了两个奇怪的问题：发送的数据包数与（-PPS）参数并不相同。不确定答案是否是http://tcpreplay.appneta.com/wiki/faq.html#why-doesnt-tcpreplay-send-send-traffic-as-fast-as-fast-as-i-s-i-in-in-in-to)当我发送较少的数据包时，即-pps=10时，当我发送更多数据包时，CPU负载较高，即-pps=200。我期待着相反的方式。顺便说一句，我正在使用TCPReplay版本3.4.4看答案问题1.许多-
题目一：数字频率计设计（平台实现）★能对输入的方波信号频率进行采样；采样频率范围为0~5999999Hz，以1Hz为单位进行显示；采用七个七段数码管显示当前采样的频率值，如采样频率值为500HZ，则只显示500，而不显示0000500（即前面4个0不显示）；本电路系统板输入时钟为6MHz。 重要的事情：可以参考，但是请不要伤害那些认真做的同学！可以参考，但是请不要伤害那些认真做的同学！可以参考，但是请不要伤害那些认真做的同学！ 操作界面： VHDL代码：------------------ThisisMainCode,PleasesetittoToplevelEntity-----------
NB-IoTBC260YOpenCPUSDK⑭TCPClient的应用1、BC260Y_CN_AA模块TCP相关应用2、socketAPI的使用3、软件设计4、实例分析5、以下是调试的结果：1、BC260Y_CN_AA模块TCP相关应用BC260Y-CNQuecOpen模块均内置TCP/IP协议栈，可直接通过AT命令访问网络；这大大降低模块对PPP以及外部TCP/IP协议栈的依赖，从而降低终端设计的成本。模块可提供TCP客户端、UDP客户端等套接字（Socket）服务。通过TCP/IPAT命令，模块可以打开/关闭Socket，并通过Socket收发数据。实际模块内部已经实现了TCP通信相关的操
目录1.蓝牙模块介绍2.UART介绍3.Verilog代码：3.1Uart_RX模块：3.2分频模块：3.3Uart驱动模块3.4Uart控制模块4.总览1.蓝牙模块介绍 我使用的是JDY-31蓝牙模块，在连线中，要注意RX-TX,TX-RX。 即FPGA约束的TX对应蓝牙模块的RX，约束的RX对应蓝牙模块的TX。2.UART介绍蓝牙模块使用UART串口通信协议，具体介绍如下：UART（通用异步收发器）是一种常见的串口通信协议。UART协议的主要特点如下：异步通信：UART使用异步通信方式，不需要时钟同步信号。数据的传输以字符为单位，每个字符由起始位、数据位、校验位（可选）和停止位组成。数据格
偶分频和奇分频FPGAverilog基础练习4发现问题，用技术解决问题。兴趣是自己的源动力!目录偶分频和奇分频FPGAverilog基础练习4前言一、偶数分频1.1分频方案1.1.1功能代码1.1.2仿真代码1.1.3仿真结果1.2降频方案1.2.1功能代码1.2.2tb代码1.2.3仿真结果二、奇数分频2.1分频方案2.1.1分频代码2.1.2tb代码2.1.3仿真结果总结前言分频器的练习就是计数器的一个应用分支，用设立来检验自己对计数器的使用使用熟练。真实上板代码，都是使用IP核来进行的。核心的点就是要明白计数器使用的两个关键：清零条件递增条件一、偶数分频1.1分频方案偶数分频，计数器具有
