默认情况下StableDiffusionWebUI采用GPU模式运行，但是稍微运行起来就知道至少需要4G的显存，2G显存虽然能够通过带--lowvram运行起来，但是能够炼出来的图基本都是512x512的，不能够炼大图，如果你刚好和我一样家境贫寒，没钱买好显卡，但是穷得就是时间多，那么我们可以尝试用CPU模式来炼图，毕竟你电脑不可能没有CPU。StableDiffusionWebUI项目根目录下提供了webui.sh给我们进行自定义配置，我们只需要在里面添加如下配置就可以了：在LINUX系统或者UNIX系统中，找到webui.sh并进行编辑，在最上面加上：#以CPUonly模式跑StableD
为了让程序能快点，特意了解了CPU的各种原理，比如多核、超线程、NUMA、睿频、功耗、GPU、大小核再到分支预测、cache_line失效、加锁代价、IPC等各种指标（都有对应的代码和测试数据）都会在这系列文章中得到答案。当然一定会有程序员最关心的分支预测案例、Disruptor无锁案例、cache_line伪共享案例等等。这次让我们从最底层的沙子开始用8篇文章来回答各种疑问以及大量的实验对比案例和测试数据。大的方面主要是从这几个疑问来写这些文章：同样程序为什么CPU跑到800%还不如CPU跑到200%快？IPC背后的原理和和程序效率的关系？为什么数据库领域都爱把NUMA关了，这对吗？几个国产
摘要本文以MNIST手写数字识别任务为例，使用FPGA搭建了一个LSTM网络加速器，并选取MNIST数据集中的10张图片，通过vivado软件进行仿真验证。实验结果表明，本文设计的基于FPGA的LSTM网络加速器可以完成图片分类任务，其准确率为80%(20张图片，4张分类错误)。本文主要分为四部分，第一章为LSTM硬件加速器的原理介绍，第二章为软件部分的程序设计思路，第三章为FPGA硬件部分的设计思路。本文所设计的LSTM硬件加速器的完整的工程文件已上传，并在文末对工程文件进行了简单的介绍。目录摘要一、基于FPGA的LSTM加速器设计原理1.长短期神经网络（LongShortTermMemor
FPGA错误导致SMC接口数据采集异常在进行系统开发和硬件设计的过程中，我们经常会遇到各种各样的问题。其中，FPGA（现场可编程门阵列）作为一种重要的硬件设备，扮演着关键的角色。然而，在使用SMC（SystemManagementController）接口采集数据时，有时会出现FPGA错误，从而导致数据采集异常。本文将探讨这一问题，并提供相应的源代码解决方案。一、问题描述当我们使用SMC接口进行数据采集时，可能会遇到FPGA错误。这种错误可能会导致数据传输中断、读写错误或数据损坏等问题。因此，我们需要寻找原因并解决这一异常情况。二、分析原因电源问题：首先，我们需要检查FPGA供电是否正常。不稳
参考别人的文章FFMPEG使用显卡加速转码ffmpeg调用NVIDIAGPU处理视频转码ffmpeg硬件加速视频转码指南ffmpeg硬件加速wmv视频转码自己的关于ffmpeg的命令收集ffmpegffplay命令收集笔记硬编码后缀解释qsv：intel显卡的快速视频同步技术（quicksyncvideo）nvenc：nvidia显卡的硬件视频编码器（nvidiahardwarevideoencoder）cuvid：nvdec的旧称，只有解码端。cuda：同上.nvdec的旧称，只有解码端。amf：amd显卡的amf硬件编码器（amdhardwareencoder）下面都是在cmd中跑命令出来
第1个虚拟项目前言 点灯开启了我们的FPGA之路，那么我们来继续沙盘演练。 用一个虚拟项目，来入门练习，以此步入数字逻辑的大门。 KeyWords：FIFO、SOF、EOF、计数器、缓存、时序图、方案设计一、项目要求输入报文长度64~2048字节；输入报文之间最小间隔为两拍；输出报文的前两拍添加16bit报文长度信息；第1拍为报文长度高8位；第2拍为报文长度低8位；第3拍开始为输入报文
这篇文章只是一周的学习记录，由于本人只学习了如何利用HDMI传输视频图像并没有传输音频，所以这篇文章只有一个彩条实验。本人想写这篇博客只是对自己学习过程过程中产生的问题的一个记录，其中有些代码是自己借鉴后添加到自己工程中，有问题的代码我没有贴出，后续调通后会贴出代码。本人是一个FPGA的新学者，因为网上很多例程说的都不清楚，所以想通过这种方式有一个记录，如有侵权，指出后，会进行删除。如有不正确的地方也欢迎指出。一、HDMI概述 HDMI（High_DefinitionMultifaceInterface）是一种音视频传输协议，主要用于解决VGA接口传输速度过慢以及
目录1.理论2.实操2.1顶层模块2.2时钟生成模块2.3HDMI驱动控制模块2.3.1 编码模块2.3.2 并行转串行模块2.4顶层仿真验证3.总结1.理论HDMI简介 VGA接口体积较大；且传输的模拟信号易受外界干扰。因此在VGA接口之后，首先推出的是DVI接口，DVI是基于TMDS(TransitionMinimizedDifferentialSignaling，最小化传输差分信号)技术来传输数字信号。 DVI接口设计之初考虑的对象是PC，对于平板电视的兼容能力一般；只支持计算机领域的RGB数字信号，而对数字化的色差信号无法支持；只支持8bit的RGB信号传输，不能让广色域的显
目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、GTX全网最细解读GTX基本结构GTX发送和接收处理流程GTX的参考时钟GTX发送接口GTX接收接口GTXIP核调用和使用4、设计思路框架视频源选择IT6802解码芯片配置及采集动态彩条视频数据组包GTXaurora8b/10b数据对齐视频数据解包图像缓存视频输出5、vivado工程1-->2路SFP传输6、vivado工程2-->1路SFP传输7、上板调试验证光纤连接静态演示动态演示8、福利：工程代码的获取1、前言没玩过GT资源都不好意思说自己玩儿过FPGA，这是CSDN某大佬说过的一句话，鄙人深信不疑。。。GT资源是Xilinx系
计算机组成原理—中央处理器（2）五、指令系统1.机器指令1.1一般形式指令由操作码和地址码构成操作码用来指明指令要完成的操作。操作码长度可固定，可改变地址码用来指出指令的源操作数的地址四地址指令：OPA1A2A3A4操作码第一地址第二地址结果地址下一条指令地址需要4次访存三地址指令：OPA1A2A3操作码第一地址第二地址结果地址因为PC地址自动+1所以不需要A4，需要4次访存二地址指令：OPA1A2操作码第一地址第二地址可将结果暂时存放到A1/A2，所以不需要A3若结果不进入ACC(累加器)则需访存4次；反之访存3次一地址指令：OPA1操作码操作码其中一个操作数可在ACC中所以不需要A2若结果
