DDR介绍及设计要求详解DDR类别和参数介绍DDR采用TSSOP封装技术，而DDR2和DDR3内存均采用FBGA封装技术。TSSOP封装的外形尺寸较大，呈长方形，其优点是成本低、工艺要求不高，缺点是传导效果差，容易受干扰，散热不理想，而FBGA内存颗粒精致小巧，体积大约只有DDR内存颗粒的三分之一，有效地缩短信号传输距离，在抗干扰、散热等方面更有优势，而DDR4采用3DS(3-DimensionalStack)三维堆叠技术来增大单颗芯片容量，封装外形则与DDR2、DDR3差别不大。在我们的设计用到的内存颗粒有SRAM、DRAM、EEPROM、Flash等，其中DDR系列用的是最多的，其DDR-
本仿真的DDR3控制器IP仿真直接使用紫光同创提供的example_design，使用modelSIM来仿真。 所使用的的软件为 PangoDesignSuite2020.3-Lite，ModelsimSE-642020.4，两者的关联请参考help文档。 注意要填好自己电脑的modelSIM安装路径，一定要对（Tools->compilesimulationlibraries） 接下来开始具体的仿真文件获取。首先打开PDS，新建工程：选择好路径(这里是桌面的一个文件夹) 一直点击next，最后到finish(器件型号可以自行选择，我这里都选默认了) 接下来添加DDR3
本仿真的DDR3控制器IP仿真直接使用紫光同创提供的example_design，使用modelSIM来仿真。 所使用的的软件为 PangoDesignSuite2020.3-Lite，ModelsimSE-642020.4，两者的关联请参考help文档。 注意要填好自己电脑的modelSIM安装路径，一定要对（Tools->compilesimulationlibraries） 接下来开始具体的仿真文件获取。首先打开PDS，新建工程：选择好路径(这里是桌面的一个文件夹) 一直点击next，最后到finish(器件型号可以自行选择，我这里都选默认了) 接下来添加DDR3
在读写DDR3之前，需要了解DDR3的相关知识，而如果一开始就直接看DDR3的话，我们极有可能会感觉到一头雾水，不知道从哪下手，接下来，我们便从SDRAM一步步到DDR3，分步去学习相关的知识。1SDRAM简介 从某种意义上来讲，SDRAM是现在内存的最初代产品，现在的DDR4包括DDR5都起源于它。SDRAM（SynchronousDynamicAccessMemory），是同步动态随机存储器。同步是指其时钟频率于CPU前端总线的系统时钟频率相同，并且内部的命令的发送与数据的传输都是以它为基准；动态是指存储阵列需要不断地刷新来保证数据不丢失：随机是指数据不是线性依次存储，而是自
在读写DDR3之前，需要了解DDR3的相关知识，而如果一开始就直接看DDR3的话，我们极有可能会感觉到一头雾水，不知道从哪下手，接下来，我们便从SDRAM一步步到DDR3，分步去学习相关的知识。1SDRAM简介 从某种意义上来讲，SDRAM是现在内存的最初代产品，现在的DDR4包括DDR5都起源于它。SDRAM（SynchronousDynamicAccessMemory），是同步动态随机存储器。同步是指其时钟频率于CPU前端总线的系统时钟频率相同，并且内部的命令的发送与数据的传输都是以它为基准；动态是指存储阵列需要不断地刷新来保证数据不丢失：随机是指数据不是线性依次存储，而是自
干货来了，用DDR搬砖，只需要会用IP就好，Xilinx官方YYDS！-----------------------------------------------------------------------------------------------------------------汇总篇：Xilinx平台DDR3设计保姆式教程（汇总篇）——看这一篇就够了----------------------------------------------------------------------------------------------------------------目录一
干货来了，用DDR搬砖，只需要会用IP就好，Xilinx官方YYDS！-----------------------------------------------------------------------------------------------------------------汇总篇：Xilinx平台DDR3设计保姆式教程（汇总篇）——看这一篇就够了----------------------------------------------------------------------------------------------------------------目录一
一、AXI——高级可扩展接口（UG1037）参考资源：【SDK篇_58~62_AXI接口简介【Xilinx】+【Vivado】+【AXI4总线】+【FPGA】-哔哩哔哩】关于AXI握手过程都讲解的很细致ug1037（三种AXI的介绍，相关AXIIP的介绍）IHI0022D（握手过程的详细介绍）FPGA_HP：AXI4的学习与使用1——基础知识积累这个博主写的其他内容也不错从零学习AXI4总线(二)：AXI4-Stream介绍带你快速入门AXI4总线–AXI4-Stream篇（1）----AXI4-Stream总线1、AXI接口介绍AXI是ARMAMBA的一部分。AMBA：开放的片内互联的总线标
一、AXI——高级可扩展接口（UG1037）参考资源：【SDK篇_58~62_AXI接口简介【Xilinx】+【Vivado】+【AXI4总线】+【FPGA】-哔哩哔哩】关于AXI握手过程都讲解的很细致ug1037（三种AXI的介绍，相关AXIIP的介绍）IHI0022D（握手过程的详细介绍）FPGA_HP：AXI4的学习与使用1——基础知识积累这个博主写的其他内容也不错从零学习AXI4总线(二)：AXI4-Stream介绍带你快速入门AXI4总线–AXI4-Stream篇（1）----AXI4-Stream总线1、AXI接口介绍AXI是ARMAMBA的一部分。AMBA：开放的片内互联的总线标
2021年底的12代酷睿就率先支持了PCIe5.0，去年AMD的锐龙7000也加入了，至此PCIe5.0生态的硬件基础没问题了，就是PCIe5.0硬盘实在稀少，而且价格还很贵。存储厂商当前的一大重点显然是推更多的PCIe5.0硬盘，但是下一代标准的产品也在路上了，第三大闪存供应商铠侠日前透露，他们2021年首发了PCIe5.0硬盘，现正在向PCIe6.0硬盘进发，这是他们的研发重点之一。铠侠还给出了产品问世的时间点，可能是2026年，也就是三年之后。至于PCIe6.0硬盘具体的指标，铠侠没有提及，但是PCIe6.0标准在2022年1月份正式发布了，改用全新的PAM4脉冲调幅信令，x1通道速率6
