北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客 目录​编辑一.代码部分1.1JK.v1.2JK_tb.v二.仿真结果一.代码部分1.1JK.vmoduleJK( inputclk, inputJ, inputK, inputset, inputreset, outputregq);always@(negedgeclkornegedgeresetornegedgeset) begin if(!reset) //异步清零 begin q1

Vivado如何清理工程并保证不缺失必要文件Vivado如何清理工程并保证不缺失必要文件清理/压缩工程reset_project具体操作操作后效果Vivado如何清理工程并保证不缺失必要文件清理/压缩工程实际使用vivado的过程中，由于vivado会自动产生一系列文件，有些是不必要时刻保存的中间文件，有些是加快效率的文件（比如编译IP核后产生的文件）。但是在上传svn或者自己做备份的时候希望备份占用尽量少的空间。然而由于vivado不会自动清理，所以这时候就需要我们做手动清理了，很多人采用的方法是根据经验删除没用的文件和文件夹，这种对于不熟悉的人很容易犯下不可挽回的错误。也有人写好了批处理文

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、硬件简要介绍二、软件使用流程及相关代码1.led_test.v代码2.vtf_led_test.v代码(tb)3.UCF管脚约束总结前言不论是熟悉FPGA开发流程还是熟悉软件的使用，完成LED流水灯任务都是一个不错的任务。严格来说，第一个任务更多的是知道怎么用，第二个项目才是熟练地使用这些软件和开发。详细的pdf介绍链接在这里·链接：https://pan.baidu.com/s/1mRIBvzK4DLr1QkRrAZn0oA?pwd=6t65提取码：6t65一、硬件简要介绍有必要介绍的是ax309的引脚：4个le

一、实验目的1、掌握计数器的工作方式。2、掌握计数器的EDA实现方法。3、掌握数码管的动态扫描显示。二、实验原理999计数器为三位十进制计数器，其计数范围为000~999。当低位计满10后，向下一个高位进位。利用三位十进制计数器级联即可实现999计数器。三，实验内容和步骤1、使用十进制计数器例化法或Verilog代码法实现一个999计数器，要求支持以下功能：（1）异步清零（2）异步置数。（3）加法/减法计数器可设置。（4）支持进位/借位输出2、使用数码管的动态扫描方式显示三位计数值。标1、999计数器方案框图题 代码如下：moduleCNT100(clk,aclr,set,up_down,da

 华为（包括海思）的实习、提前批、正式批流程及注意事项。实习笔试华为的校园招聘包含3个阶段，从3月份左右开始。3-4/5月：实习招聘（笔试+一次专业面+一次主管面+性格测试）以成渝地区为例（成都+重庆）3月31日：第一批简历截止；4月6日：第一批机考；4月7日：下发机考通过名单；4月14日：第二批简历截止；4月14、15日：第一批面试；4月20日：第二批机考；4月21日：下发机考通过名单；4月27、28、19日：第二批面试；其他地区类似，西北地区的线上面试持续到5月13日，武汉长沙地区持续到5月20日。23届实习各地区时间表：华为实习生校招日历|机考、面试不容错过！笔试|海思2022数字IC模

文章目录一、数码管简介二、项目分析三、项目源码及分析四、实现效果五、总结一、数码管简介请参阅博主以前写过的一篇电子时钟模拟，在此不再赘述。https://blog.csdn.net/qq_54347584/article/details/130402287二、项目分析项目说明：本次项目是为了通过数码管实现秒表模拟。其中，六位数码管分别显示秒表的分位，秒位，毫秒位（由于毫秒有三位，在此只取百位和十位），其中分位和秒位，秒位和毫秒位之间用小数点隔开本次项目拟设置四个模块，分别为：按键消抖模块，计数模块，数码管驱动模块，以及顶层模块按键消抖模块要求：传出两个按键的脉冲信号，一个用来暂停/开始秒表的计

目录Ⅰ.理论部分0x00 升降计数器（UPDOWNCounter）0x01 波纹计数器（RippleCounter）0x02 约翰逊计数器（JohnsonCounter）Ⅱ.实践部分0x00实现：升降计数器（4-bit）0x01绘制输出表0x02设计代码0x03 仿真代码0x04效果演示0x05 注意事项Ⅰ.理论部分0x00 升降计数器（UPDOWNCounter）升降计数器(UPDOWNCounter)是一种接收一个UP或DOWN输入的计数器，根据此输入增加或减少计数器的当前值。如果，则顺时针方向计数；如果，则逆时针方向计数。如果，则保持静止状态，不允许 的输入。升降计数器（Up/DownC

目录1.算法仿真效果2.算法涉及理论知识概要3.Verilog核心程序4.完整算法代码文件1.算法仿真效果Vivado2019.2仿真结果如下： 放大后可以看到： 2.算法涉及理论知识概要    数字AGC（Automatic Gain Control）是一种广泛应用于通信系统中的自动增益控制技术。它可以自动调节接收信号的增益，以使信号的强度保持在适当的范围内，从而保证接收到的信号质量。    数字AGC广泛应用于通信系统中，如无线电通信、卫星通信、雷达系统等。在这些应用中，数字AGC可以保证接收到的信号强度始终在适当的范围内，从而保证通信的质量和可靠性。以无线电通信为例，数字AGC可以使接收

在Verilog中，将force用于variable会覆盖掉过程赋值，或者assign引导的连续（proceduralassign）赋值，直到release。下面通过一个简单的例子展示其用法：加法器代码moduleadder(inputlogic[31:0]a,inputlogic[31:0]b,outputlogic[31:0]sum);//sumassignsum=a+b;endmodule测试平台代码（主要用于产生激励）moduletest;logic[31:0]a;logic[31:0]b;logic[31:0]sum;initialbeginforeverbegina=$urando

大家第一次接触PSK是什么时候呢？我第一次是在通信原理里面的数字带通传输系统里面接触到了数字调制原理。然后由于自己现在在学FPGA，所以就想着看能不能用FPGA实现一下书本里面所学的BPSK、QPSK以及OQPSK。首先介绍一下几种调制原理：一、二进制相移键控（BPSK）相移键控是利用载波的相位变化来传递信息，而振幅和频率保持不变。在BPSK中，通常用初始相位０和π分别表示二进制“１”和“０”。因此，BPSK信号的时域表达式为     其中φn表示第n个符号的绝对相位，即              因此，BPSK信号的表达式也可写为BPSK信号的调制有两种方法，一种是模拟调制方法，如图1（a）