STM平台及GD平台-软件模拟I2C驱动实现一、需知二、背景三、代码实现3.1延时函数3.2时钟延展3.3枚举及结构体定义3.4对外接口四、使用示例4.1GD32F303RET6核心板4.1.1移植4.1.2使用4.1.3资源占用4.1.4通信波形4.2STM32F103C8T6核心板4.2.1使用4.2.2资源占用4.2.3通信波形五、驱动获取方式5.1百度网盘5.2GitHub（推荐）六、勘误6.1读取数据第一个bit的时钟延时不足够（已修复）一、需知本文不赘述I2C通信的协议栈和原理，默认阅读本文的读者已经知晓并会使用I2C通信本文的驱动以MCU为主机，且总线上只具有一个主机的场景进行实

系列文章目录第五章时钟strobe检查文章目录目录系列文章目录文章目录前言一、什么时钟strobe？二、使用步骤1.自动化checker代码如下总结前言只所以要进行时钟strobe检查，是因为很多时候设计中有下图时序的要求，这种场景一般在两个频率不同的时钟域内进行数据交互的时候会用到，比如AHB到APB域的数据交互，都需要利用clk_strobe来指示数据的有效性。                                 图1：两个时钟之间的关系  为了说明问题，我们举个简单的例子，实际上时钟设计可能会更复杂，利用进行扩展：假设clk_2是clk_1分频得到的时钟，可以是同频，可以是二

文章目录前言硬件制作电源管理软件抄作业API解析结尾前言之前学习律动灯条的时候买了一块esp8266开发板以及1.44寸的tft屏幕，一直闲置，所以学习制作网上爆火的天气时钟。同时为了便携，制作成可充电版本（typec充电）软件和硬件都在：！！！！！点击这里！！！！！！硬件制作因为有现成的esp8266开发板，所以就在画pcb的时候就没有自己做esp8266的外围电路。TFT的接线为：这对应的esp8266开发板的D0那一列。对应TFT引脚：这里的按键检测电路有问题，原来我以为可以程序设计该引脚为上拉状态，但是参考资料少，所以没找到。最好设计为下图这里的原理图和pcb都是修改后的，我自己做的板

Flink系列文章一、Flink专栏Flink专栏系统介绍某一知识点，并辅以具体的示例进行说明。1、Flink部署系列本部分介绍Flink的部署、配置相关基础内容。2、Flink基础系列本部分介绍Flink的基础部分，比如术语、架构、编程模型、编程指南、基本的datastreamapi用法、四大基石等内容。3、FlikTableAPI和SQL基础系列本部分介绍FlinkTableApi和SQL的基本用法，比如TableAPI和SQL创建库、表用法、查询、窗口函数、catalog等等内容。4、FlikTableAPI和SQL提高与应用系列本部分是tableapi和sql的应用部分，和实际的生产应

一、实时时钟概述1、实时时钟介绍英文缩写：RTC。显示年、月、日、时、分、秒、星期,自动计算闰年，能够区分每个月的天数。RTC特点：能从RTC获取到具体的日期时间，断掉后再开机时间仍然准确（需要纽扣电池）。RTC模块分为两种，一种集成在芯片内部，另外一种是外接RTC芯片。2、常用的实时时钟芯片常见的实时时钟芯片：常见实时时钟芯片：DS1302、DS1307、PCF8563等。显示年、月、日、时、分、秒、星期，自动计算闰年，能够区分每个月的天数。二、STM32内部实时时钟介绍1、STM32内部实时时钟特点实时时钟(RTC)是一个独立的BCD定时器/计数器。RTC提供一个日历时钟、两个可编程闹钟中

目录一、数字时钟作品的功能二、数字时钟作品的主体设计原理和功能说明三、数字时钟的各设计模块说明及模块程序代码1)时钟分频模块time_div、freq_div2)按键消抖模块key_db3)控制模块control4)时间正常计数模块time_count5)时间设置模块time_set6)时间动态扫描位选模块time_display_sel7)显示模块display8)秒表模块stop_watch9)闹钟模块alarm_clock10)多功能数字钟的顶层设计clock_demo四、模块调试和硬件下载测试本程序进行硬件下载测试的流程：模块调试：1.时间正常显示模块调试：2.时间设置模块调试：3.秒

文章目录前言一、ESP8266-01S模块二、ESP8266-01S模块使用方法1.AT指令2.代码分析3.完整代码总结前言提示：这里可以添加本文要记录的大概内容：之前在忙着，现在继续补充完整，然后这次的ESP-01S的典型应用图是没有连接RST引脚的，但是我的项目是用到了RST引脚的，所以需要使用跳线连接一下RST引脚。本项目需要基础的stm32单片机知识，这里我推荐链接：https://www.bilibili.com/video/BV1th411z7sn?p=1&vd_source=e9ab6ae9ee7c74bb73c9334f2da0a743如果不想看那么多，看到4-2OLED显示屏

非整数倍数据位宽转换8to12所谓非整数倍，就是利用一个cnt去周期性决定寄存器里怎么输出，这个cnt的值，是最小公倍数寄存器就正常的寄存，怎么输入怎么寄存 `timescale1ns/1nsmodulewidth_8to12( input clk , input rst_n , input valid_in , input [7:0] data_in , outputreg valid_out, outputreg[11:0]data_out);reg[7:0]data_lock;reg[1:0]valid_cnt;always@(posedgeclk,neged

FPGA约束：时钟相移-正相位调整时钟相位调整是在FPGA设计中常用的技术之一，它通过对时钟信号的相位进行微调，实现对数据的同步和控制。本文将介绍正相位调整的相关概念、应用场景以及相应的源代码示例。一、正相位调整的概念正相位调整是指将时钟信号向正方向微调一定的相位偏移量。相位调整是在时钟引入FPGA后对时钟信号进行微调，以满足设计要求。正相位调整可以用于解决时序问题，例如减少数据路径的不平衡延迟，提高时序性能。二、正相位调整的应用场景数据同步：在FPGA设计中，时钟相位调整广泛应用于数据同步的场景。例如，当外部数据输入与FPGA内部时钟存在相位不匹配时，可以通过正相位调整来确保数据的有效采样和

目录时钟相关概念时钟脉冲时钟频率时钟的作用时钟信号的生成S3C2440的时钟体系主时钟晶振两个PLL时钟启动流程相关的寄存器时钟相关概念时钟脉冲按一定电压幅度，一定时间间隔连续发出的脉冲信号。它是一个周期性的信号，每个周期内包含一个上升沿和一个下降沿。时钟脉冲的上升沿和下降沿通常用于触发和同步各个电子元件的操作，例如CPU的指令执行、数据传输、寄存器更新等。时钟频率时钟频率是指时钟脉冲的频率，即单位时间内时钟脉冲的数量。它通常以赫兹（Hz）为单位表示，表示每秒钟发生的时钟脉冲的次数。时钟频率决定了计算机系统的运行速度和性能，较高的时钟频率意味着更快的数据处理能力。时钟的作用时钟信号是时序逻辑的