FPGA-ZCU

二、20【FPGA】FPGA开发中常用的IP核——PLL/ROM/RAM/FIFO

前言学习说明此文档为本人的学习笔记，注重实践，关于理论部分会给出相应的学习链接。学习视频：是根据野火FPGA视频教程——第二十三讲到第二十七讲https://www.bilibili.com/video/BV1nQ4y1Z7zN?p=3这里进行常用的IP核简单的介绍，如果深度学习推荐数据：《Xilinx系列FPGA芯片IP核详解》理论应用 IP（IntellectualProperty）即知识产权。美国Dataquest咨询公司将半导体产业的IP定义为“用于ASIC或FPGA中的预先设计好的电路功能模块”。简而言之，这里的IP即电路功能模块。IP核在数字电路中常用于比较复杂的功

mdash 中常 span 000000 color fpga开发 IP核 Verilog HDL Vivado

二、20【FPGA】FPGA开发中常用的IP核——PLL/ROM/RAM/FIFO

mdash 中常 span 000000 color fpga开发 IP核 Verilog HDL Vivado

【FPGA学习】使用SingalTap II 抓取波形

文章目录前言一、SingalTapII是什么？二、使用流程1.创建SingalTapII文件2.配置信号触发形式3.选择待抓取信号4.设置信号触发条件5.上板提取信号5.释放存储空间总结前言最近学习了在QuarusII中运用嵌入式逻辑分析仪SingalTapII对数据波形进行抓取，对实现过程作一个记录和总结。本文就以之前写的串口收发程序作为样例，介绍SingalTapII的使用流程和步骤。参考资料：《FPGA实战开发指南》。一、SingalTapII是什么？SingalTapII是一种嵌入到QuartusII内部的逻辑分析仪，当RTL文件在仿真后没有问题，但是上板验证后又得不到正确的实验现象时

波形抓取 xff0c xff xff0 fpga开发

FPGA学习笔记 1 -- Quartus软件的使用

软件的使用一、FPGA开发流程二、QuartusII13.1软件1.新建工程2.添加设计文件3.分析与综合4.分配引脚5.编译工程6.下载一、FPGA开发流程打开软件→新建工程→设计输入（verilog代码）→配置工程（I/O引脚复用）→分析与综合（对设计输入进行分析，检查是否有语法错误）→分配引脚（根据原理图分配）→编译工程（生成sof文件）→下载程序二、QuartusII13.1软件1.新建工程2.添加设计文件3.分析与综合4.分配引脚或找到工程路劲下的.qsf文件，直接添加或修改引脚或创建一个tcl文件，里面写好引脚配置，再添加到工程5.编译工程6.下载有两种下载方式，sof文件和jic

Quartus 笔记插入 img img-blog fpga开发学习

FPGA终于可以愉快地写代码了！Vivado和Visual Studio Code黄金搭档

如果你是一位FPGA开发者，那么你一定会对VIvado这款软件非常熟悉。但是，对于vivado兼容的第三方编辑器软件，你知道VisualStudioCode吗？这是个非常不错的选择，VisualStudioCode搭配众多插件，能让你FPGA开发如虎添翼，效率飞升！别犹豫了，赶紧来看看本文，把这款神器装起来吧！VisualStudioCode搭配插件，可实现verilog纠错、画波形图、变量定义跳转等功能，一起来体验吧。一、VisualStudioCode安装1、下载VisualStudioCode官网：VisualStudioCode-CodeEditing.Redefined在官网下载速度

搭档愉快 xff xff0c xff0 fpga开发 vscode verilog vivado xilinx

基于FPGA的手势识别

使用正点原子开拓者开发板，预定义三种手势：石头（0）、剪刀（2）、布（5）。通过OV5640摄像头套件对手势图像进行采集，LCD显示屏（显示屏用的正点原子的7寸RGB_LCD，分辨率为1024×600）对系统处理后的手势进行实时显示，根据预定义手势的面积周长比判断手势，最终通过数码管显示识别的结果。图像处理这一块儿通过rgb颜色空间转ycbcr颜色空间后，将cb和cr分量设置合适的区间范围，用来提取肤色部分，然后通过开运算（先腐蚀后膨胀）进行图像的形态学运算，得到的结果如图所示：从开运算后的图像中提取每一帧图像的白色像素点个数，作为手势的面积。然后提取开运算后的二值图像的边界，结果如图所示：

手势识别 xff xff0c fpga开发图像处理

基于FPGA的7x7矩阵求逆verilog开发

up目录一、理论基础二、核心程序三、测试结果一、理论基础矩阵运算在科学计算、数字信号处理和图像处理等领域有着广泛的应用,上述应用领域的实时性要求很高,因此如何快速实现矩阵运算具有重要的意义。与ASIC和GPP相比,FPGA兼具并行度高、灵活性好等特性,在许多应用领域取得了很好的加速效果。基于FPGA的浮点运算设计原则和基本浮点运算单元的实现方法,以矩阵乘法为例,对矩阵运算执行周期的理论下限值进行了分析,确定了固化结构设计的主要参数,分析了矩阵乘法的线型阵列固化结构和矩阵分解的循环线型阵列结构,并分别对这两种固化结构进行了改进和优化,提出了一种新的矩阵求逆的FPGA固化结构,给出了每种结

矩阵基于运算固化

基于vivado（语言Verilog）的FPGA学习（2）——zedboard开机测试和程序烧写

基于vivado（语言Verilog）的FPGA学习（2）——zedboard开机测试和程序烧写终于找到之前写的部分了，在OneNote上，以后还是专注写在一个地方1.系统架构图ZedBoard可以通过四个不同的方法烧写，这些方法是：USB-JTAG这是默认的并且是最直接的烧写ZedBoard的方法,这只要通过ZedBoard工具包的USB到micro-USB连接线就可以直接完成。传统JTAG板卡上有一个可用的XilinxJTAG接口，如果需要的话可用来替代USB-JTAG连接。这会需要一根未包含在ZedBoard工具包中的连接线：如一根XilinxPlatformUSB连接线[11]，或者一

mdash 开机 xff xff0c xff0 fpga开发学习

FPGA的Verilog打拍方式无法打拍，测试的仿真结果不打拍的解决方法。

先附上参考链接：http://t.csdn.cn/krJki 最近做项目涉及到边缘检测，发现对输入信号打拍时仿真结果无法实现打两拍的功能。这些年多多少少都遇到过类似打拍失效的情况，因为当时项目的原因起初没有太过注意，但现在需要对周期数严格把控，就需要实时的仿真观测到到底是多少拍，由此开始了面向CSDN的学习过程，网上所讲甚少，为了方便后来的小伙伴快速解决，所以根据参考链接和测试有了以下的解决方式。先提出解决方法：在编写测试激励文件也就是tb文件设计时：时钟复位用阻塞赋值（=），其他信号用非阻塞赋值（为了更具体的看到效果，做下面的测试。简单的设计的一个.v文

仿真无法 Flag xff xff0c fpga开发开发语言

FPGA学习笔记(二):clk IP核的使用

笔记二是简单介绍clkIP核的使用，并且通过仿真进行验证 1.打开VIVADO，点击IPCatalog 2. 搜索clk，选择ClockingWizard 3.配置参数(1)选择MMCM (2)设置主频50Mhz (3)设置输出的4个clk的参数，分别是50M,25M,100M,100M反相。Phase表示相位，0表示同相，180表示反相。 (3)其他参数 4.测试文件moduletb_clock;regclk; //输入时钟regrst_n; //输入复位wireclk_50M; //输出50Mclkwireclk_25M; //输出25Mclkwireclk_1

笔记使用 blockquote clk img 学习 fpga开发

161 162 163164165 166 167