FPGA-ZCU_草庐IT

FPGA_学习_01_基础知识（有点劝退，心灵弱小者勿入）

有些人喜欢直接拿开发板看教程开干，我认为了解点历史发展没什么坏处，一些FPGA的基础知识也是同样重要的。1.1.FPGA的主要厂商XILINX 占据FPGA绝大部分的市场份额ALTERA 被INTEL167亿美元收购改名为INTELLATTICE 被神秘的中国公司收购瓜分军用低功耗等细分市场ACTEL国产:硬件可以逆向工程抄，瓶颈是开发环境–技术支持1.2.FPGA发展史为什么要采用可编程逻辑器件呢？典型的系统设计需要较大的电路板容纳这些器件提高系统的设计成本和复杂度简化的系统设计把CPUI/ODSP放在一个器件中，形成单片的片上可编程系统(SOPCsystemonpro

劝退弱小 xff0c xff0 xff fpga开发

【FPGA】Verilog：时序电路设计 | 二进制计数器 | 计数器 | 分频器 | 时序约束

前言：本章内容主要是演示Vivado下利用Verilog语言进行电路设计、仿真、综合和下载示例：计数器与分频器功能特性：采用 XilinxArtix-7XC7A35T芯片配置方式：USB-JTAG/SPIFlash高达100MHz的内部时钟速度存储器：2MbitSRAM N25Q064ASPIFlash（样图旧款为N25Q032A）通用IO：Switch：x8LED：x16Button：x5DIP：x8 通用扩展IO：32pin音视频/显示： 7段数码管：x8VGA视频输出接口 Audio音频接口通信接口：UART：USB转UART Bluetooth：蓝牙模块模拟接口：

时序电路设计 style text-align center fpga开发 Verilog

【FPGA】Verilog：时序电路设计 | 二进制计数器 | 计数器 | 分频器 | 时序约束

前言：本章内容主要是演示Vivado下利用Verilog语言进行电路设计、仿真、综合和下载示例：计数器与分频器功能特性：采用 XilinxArtix-7XC7A35T芯片配置方式：USB-JTAG/SPIFlash高达100MHz的内部时钟速度存储器：2MbitSRAM N25Q064ASPIFlash（样图旧款为N25Q032A）通用IO：Switch：x8LED：x16Button：x5DIP：x8 通用扩展IO：32pin音视频/显示： 7段数码管：x8VGA视频输出接口 Audio音频接口通信接口：UART：USB转UART Bluetooth：蓝牙模块模拟接口：

时序电路设计 style text-align center fpga开发 Verilog

RK3399+PCIe+FPGA 在高速AD无线通信中的应用

一、需求要实现高速AD/DA的数据采集，并发送到高性能arm核进行数据处理；方案RK3399+pcie+FPGA+AD/DA。二、器件介绍一、RK3399RK3399是一款低功耗、高性能处理器，用于计算、个人移动互联网设备和其他智能设备应用。基于Big.Little架构，它将双核Cortex-A72和四核Cortex-A53与单独的NEON协处理器集成在一起。许多嵌入式功能强大的硬件引擎为高端应用程序提供了优化的性能。RK3399支持多格式视频解码器，包括H.264/H.265/VP9，可达4Kx2K@60fps，特别是，H.264/H265解码器支持10比特编码，并且还通过以下方式支持H.2

无线 3399 xff0c xff xff0 fpga开发 RK3399+FPGA 高速AD

RK3399+PCIe+FPGA 在高速AD无线通信中的应用

一、需求要实现高速AD/DA的数据采集，并发送到高性能arm核进行数据处理；方案RK3399+pcie+FPGA+AD/DA。二、器件介绍一、RK3399RK3399是一款低功耗、高性能处理器，用于计算、个人移动互联网设备和其他智能设备应用。基于Big.Little架构，它将双核Cortex-A72和四核Cortex-A53与单独的NEON协处理器集成在一起。许多嵌入式功能强大的硬件引擎为高端应用程序提供了优化的性能。RK3399支持多格式视频解码器，包括H.264/H.265/VP9，可达4Kx2K@60fps，特别是，H.264/H265解码器支持10比特编码，并且还通过以下方式支持H.2

无线 3399 xff0c xff xff0 fpga开发 RK3399+FPGA 高速AD

FPGA学习专题-FFT IP核的使用

之前从来没有接触过FFT，但是工作需求，让我不得不对它下手。具体的FFT的原理我不做过多说明，大概说下是做什么用的。简单说就是频谱分析，说的通俗点就是：一个50Hz的正弦波，对它进行FFT计算，可以得到以下一些信息：1.该正弦波的频率2.该正弦波的幅值你可能会觉得这有什么用？但是你要知道，我输入进FFT的正弦波，事先你是不知道它的任何信息的，包括频率和幅值。FFT就相当于一个盲盒，你给我一杯水我还你一片湖泊。好，你大概知道了FFT是干嘛的就好了，接下来说怎么用？本文是基于ALTERA的Quartus18.0版本设计。step1：产生正弦波当然，如果你有信号发生器，那就简单多了，不必像我这么麻烦

FPGA FFT span class token fpga开发

FPGA学习专题-FFT IP核的使用

之前从来没有接触过FFT，但是工作需求，让我不得不对它下手。具体的FFT的原理我不做过多说明，大概说下是做什么用的。简单说就是频谱分析，说的通俗点就是：一个50Hz的正弦波，对它进行FFT计算，可以得到以下一些信息：1.该正弦波的频率2.该正弦波的幅值你可能会觉得这有什么用？但是你要知道，我输入进FFT的正弦波，事先你是不知道它的任何信息的，包括频率和幅值。FFT就相当于一个盲盒，你给我一杯水我还你一片湖泊。好，你大概知道了FFT是干嘛的就好了，接下来说怎么用？本文是基于ALTERA的Quartus18.0版本设计。step1：产生正弦波当然，如果你有信号发生器，那就简单多了，不必像我这么麻烦

FPGA FFT span class token fpga开发

【FPGA】基于OV5640的图像边沿检测

目录一项目结构1.1设计思路 1.2设计流程二接口设计2.1摄像头配置模块2.2IIC_master模块之后就进行数据采集2.3采集数据模块2.4灰度转化 2.5高斯滤波2.7二值化 2.8Sobel边缘检测2.9SDRAM乒乓缓存 2.10VGA显示三代码设计一项目结构1.1设计思路基于OV5640的图像边沿检测，采集的图像大小是1280*720，采用VGA接口进行显示项目模块设计： 1.2设计流程本次实验做的是基于OV5640的摄像头数据采集实验，在上电等待20ms后，利用SCCB协议（这里我用的IIC协议）进行摄像头的配置，配置完254个寄存器后，会输出一个配置完成有效信号给摄

FPGA 5640 xff0c xff xff0 fpga开发

【FPGA】基于OV5640的图像边沿检测

目录一项目结构1.1设计思路 1.2设计流程二接口设计2.1摄像头配置模块2.2IIC_master模块之后就进行数据采集2.3采集数据模块2.4灰度转化 2.5高斯滤波2.7二值化 2.8Sobel边缘检测2.9SDRAM乒乓缓存 2.10VGA显示三代码设计一项目结构1.1设计思路基于OV5640的图像边沿检测，采集的图像大小是1280*720，采用VGA接口进行显示项目模块设计： 1.2设计流程本次实验做的是基于OV5640的摄像头数据采集实验，在上电等待20ms后，利用SCCB协议（这里我用的IIC协议）进行摄像头的配置，配置完254个寄存器后，会输出一个配置完成有效信号给摄

FPGA 5640 xff0c xff xff0 fpga开发

你所不知道的NVMe SSD固态硬盘读写速度及国货的惊喜--基于FPGA的速度测试

文章目录测试背景测试平台测试方法、项目SSD测试结果准确性测试数据读出性能数据写入性能国产忆芯的写入速度分区读写测试源起测试结语声明测试背景在"FPGA实现高带宽NVMeSSD读写"帖子中介绍了项目背景及系统架构、FPGA实现NVMe读写的大致实现方法。项目中需要将图像传感器产生的高速数据流实时稳定的持续存储，即不仅要求较高的存储带宽，还同时需要该存储带宽保持始终稳定、持续。在项目做系统设计的时候，随手在网上搜到的NVMeSSD的读写速度的测试都是这样的：这些信息使得我们在做系统设计的时候，信心满满的，认为只要做好NVMe的读写控制器后，买来硬盘，装上就万事大吉了。偶然的一次好

速度国货 xff0c xff0 xff fpga开发 nvme pci-e 嵌入式硬件