FPGA，即现场可编程门阵列，作为可重构电路芯片，已经成为行业“万能芯片”，在通信系统、数字信息处理、视频图像处理、高速接口设计等方面都有不俗的表现。近几年，随着国家战略支持和产业发展，国产FPGA迎来迅猛发展。国产FPGA由于拥有高性价比、完整自主可控知识产权产业链，越来越成为行业热门选择。作为国产FPGA专业厂商紫光同创生态合作伙伴，小眼睛科技一直深耕FPGA产品和解决方案，基于紫光同创器件，推出100%国产化高性能盘古系列FPGA方案和开发套件，为客户提供专业且高效的FPGA产品和服务支持。2024年，小眼睛科技全新打造盘古系列新品，满足全方位的开发需求，产品覆盖Logos/Logos2
具体要选哪个，更多还是看个人喜好还有基础知识结构。我们先来明白下两者区别在哪？1、嵌入式：分两部分，第一是嵌入式软件开发，主要与嵌入式操作系统、应用软件等有关。第二是嵌入式硬件开发，需要掌握硬件设计、模拟仿真、PCB设计等技能。2、FPGA：它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物，是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA是硬件电路设计，嵌入式是一种应用。FPGA的开发是逻辑实现+约束+综合+仿真，嵌入式的开发是编码+编译+调试，如果是对数字电路设计感兴趣，可以考虑FPGA
FPGA时序约束篇之时序分析与时序约束的作用一、写在前面二、名词解释三、举个栗子3.1降低时钟频率3.2提升时钟频率END一、写在前面 在每个初学者学习FPGA设计时，都会听前辈说：时序约束对FPGA设计很重要。那么，听了这么多次，时序分析到底是什么？时序约束的作用是什么？ 网上巴拉巴拉看了一些杂七杂八的资料，简单写个学习笔记。二、名词解释 先用比较官方一点的语言来描述一下时序分析与时序约束？时序分析：时序分析是指通过分析FPGA设计中各个路径之间的数据传输和时钟传输路径，根据路径延迟与数据延迟，判断是否符合我们预期的要求：在工作时钟信号的锁存沿（LatchEdge）是否可以正确寄存我们
使用FPGA播放音频（一）这篇重点：如何从SD卡读取音频文件并将其输出到扬声器上。开篇第一步在上一篇教程中，创建了一个I2S发送器用来发送来从FPGA内部ROM的音频数据。下一步，我们向该I2S发送器添加AXI-Stream接口，这样我们就可以将发送器与ZYNQ的处理系统连接，还可以从SD卡读取音频数据。为此，创建一个新的top设计。本设计应具有以下接口：该块设计产生以下代码：entity AXIS_I2S is Generic ( RATIO : INTEGER := 8; WIDTH : INTEGER := 16
硬件平台基于XLINX公司生产的AX7035开发板，具有HDMI输出输出，可以满足在没有示波器条件下输入输出回环测试。项目中仅使用了ROMip核用来存储查找表计算根号、对数、cos、sin，可以移植到其他任意开发中，但HDMI输出波形可能无法观测到，只能通过示波器显示。设计内容设计内容主要分为两部分：高斯分布序列产生和HDMI显示。该项目侧重点是高斯白噪声产生，我主要介绍LFSR序列发生器和BoxMuller转换设计思路。LFSR伪随机数生成该模块产生32位均匀分布序列，循环周期是2^64=1.8*10^19。利用64位斐波那契型LFSR，反馈多项式为x^64+x^63+x^61+x^60+1
Quartus的安装路径下会自带有例程，通过fir_filter进行学习如何使用TimingAnalyzer进行时序分析与约束。1.1创建时序网表 打开fir_filter并进行综合后可通过菜单栏Tool->TimingAnalyzer或工具栏按钮运行TimingAnalyzer。 根据前面提到的，时序分析工具需要网表来执行时序分析，因此先创建Post-Map时序网表。在菜单栏Netlist->CreateTimingNetlist，选择Post-Map会自动生成Tcl命令。1.2 时钟约束 时序约束可以分为四个主要步骤，即时钟约束(CreateClock)
FPGA、GPU与CPU——AI应用的硬件选择现场可编程门阵列(FPGA)为人工智能(AI)应用带来许多优势。图形处理单元(GPU)和传统中央处理单元(CPU)相比如何？人工智能（AI）一词是指能够以类似于人类的方式做出决策的非人类机器智能。这包括判断能力、沉思能力、适应能力和意图能力。研究公司Statista预测，到2025年，全球人工智能市场将达到1260亿美元。到2030年，人工智能将占中国GDP的26.1%、北美GDP的14.5%和阿联酋GDP的13.6%。整个人工智能市场包括广泛的应用，包括自然语言处理（NLP）、机器人过程自动化、机器学习和机器视觉。人工智能正在许多垂直行业迅速得到
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、串口原理1.串口简介2.串口通信方式二、RS232串口设计1.接收模块设计2.接收模块VerilogHDL程序设计3.发送模块设计4.接收模块VerilogHDL程序设计5.串口设计前言本文章主要讲述了RS232串口原理，代码实现以及上板情况。一、串口原理1.串口简介 通用异步收发传输器，英文全称UniversalAsynchronousReceiver/Transmitter，简称UART。 UART是一种通用的数据通信协议，也是异步串行通信口（串口）的总称，它在发送数据时将并行数据转换成串行数据来传输，在接
这里写目录标题VerilogHDL简介与VHDL比较VerilogHDL基础语法逻辑值关键字moduleendmodule模块名输入信号输出信号既做输入也做输出线网型变量wire寄存器型变量reg参数parameter参数localparam常量赋值方式阻塞赋值非阻塞赋值always语句assign语句算数运算符归元运算符、按位运算符逻辑运算符关系运算符移位运算符位拼接运算符条件运算符优先级if-else条件分支语句case分支控制语句系统函数displaywritestrobemonitorstop，finishtime,randomreadmemb,readmemhVerilogHDL简介
此实验基于FPGA征途pro开发板实现，数码管的基本知识数码管简介数码管是一种半导体发光器件，其基本单元是发光二极管。数码管按段数一般分为七段数码管和八段数码管，八段数码管比七段数码管多一个发光二极管（多一个小数点显示）。当然也还有一些其他类型的数码管如“N”形管、“米”字管以及工业科研领域用的16段管、24段管等，本次实验我们采用8段数码管。八段数码管知识 由上图可以看出，八段数码管是一个八字型数码管，分为八段：a、b、c、d、e、f、g、dp，其中dp为小数点，每一段即为一个发光二极管，这样的八段我们称之为段选信号。数码管常用的有10根管脚，每一段有一根管脚，另外两根管脚为一个数码管
