FPGA基于B50610实现UDP收发，纯verilog编写，带ping功能，提供工程源码和技术支持