专栏推荐：2023数字IC设计秋招复盘——数十家公司笔试题、面试实录专栏首页：2023数字IC设计秋招复盘——数十家公司笔试题、面试实录专栏内容：笔试复盘篇2023秋招过程中整理的笔试题，来源包括我自己求职笔试以及整理其他同学的笔试。包含华为、中兴、联发科、AMD、大疆、紫光展锐、荣耀、小米、复旦微、星宸、燧原、泰凌微、思特微、瑞芯微、诺瓦、芯合、芯动、芯原、曦华等等公司。面试复盘篇2023秋招过程中自己的面试，主要包括面试全程的问题与我的回答，以及后期自我点评等。包括华为、中兴、小米、zeku、联发科、星宸、禾赛、加特兰、速腾聚创、地平线、芯原等公司。准备工作篇包括求职过程中使用到的资料推荐
一.MCP4725简单总结为下面几个特点。1路DAC输出12位分辨率I2C接口（标准，快速，高速支持）供电电压2.7-5.5内部EEPROM存储设置I2C地址可配置（A0）（A1、A2内置，默认为‘00’）二.硬件设计MCP4725的管脚定义如图所示，比较简单官方的电路图如下一般上拉电阻选择10K就可以了，后级的比较器看项目需要，可以更换为同相放大器。三.软件设计MCP4725的输出电压由下面的公式计算得出可以理解为VDD除以4096份，我们想要输出相对应的电压只要计算好相对应的份数就可以了。MCP4725采用I2C接口。写命令如图MCP4725带一个EEPROM，可以存储上一次输出的电压指令
CMOSPROCESSFLOW简化版总结CMOS制造工艺流程IC后端版图【VLSI】FabricationFacility前言CMOSPROCESSFLOW（CMOS制造工艺流程【全】）ReferenceFabricationFacility前言FabricationFacility：主要包括这些工序：Fabricationsiliconwafer，也就是从砂中提纯单晶硅造wafer，现在主流wafer大小是200mm和300mm。Waferprocessing，就是在wafer上制作芯片。建议可以先看这个视频了解一些形象化的概念：Howaremicrochipsmade?Fabricatio
本博客是用于自己学习总结，禁止转载。有错误欢迎私聊指出，共同进步。一、单选题1、静态验证是常见的一种验证方法，他的本省不需要仿真，波形激励，验证人员通过工具的辅助即可发现设计中存在的问题。静态验证的常见方法描述错误的有（D）A、语义检查B、形式验证C、效果检查D、语法检查E、跨时钟域检查逻辑性检查：用于比较两个设计描述之间的逻辑等价性。时序约束检查：用于检查设计中的时序约束是否满足。电路规则检查：用于检查设计是否符合制造工艺的物理规则和限制。（连线规则，间距规则，引脚等）功耗分析：用于评估设计在攻防方面的性能。（以便功耗优化金额管理）模拟仿真：通过执行设计的行为模型来验证设计的功能和时序性。可
🐾🐾编程要做到三个境界:1.能读懂代码2.看代码能清晰的画出代码的内存布局3.看代码还是代码文章目录前言十、指针笔试题详解1.2.考察指针+1的知识点3.4.5.6.7.8.结果:总结前言十、指针笔试题详解1.解释:2.考察指针+1的知识点整型指针+1跳过一个整型(4个字节),字符指针+1跳过一个字符(1个字符),在这里p是结构体指针,题目给出这里的结构体指针是20个字节,结构体指针+1跳过一个结构体的大小(20个字节).😶🌫️(1)p=
前言：\textcolor{Green}{前言：}前言：💞快秋招了，那么这个专栏就专门来记录一下，同时呢整理一下常见面试题💞部分题目来自自己的面试题，部分题目来自网络整理给我冲学习目标：面试题：算法题：完成？学习目标：HashMap和Hashtable联想笔试：作者得分面试题：HashMap和Hashtable线程是否安全：HashMap是非线程安全的，HashTable是线程安全的。因为HashTable内部的方法基本都经过synchronized修饰。（如果你要保证线程安全的话就使用ConcurrentHashMap）；效率：因为线程安全的问题，HashMap要比HashTable效率高一
逻辑综合定义逻辑综合就是将前端设计工程师编写的RTL代码，映射到特定的工艺库上，通过添加约束信息，对RTL代码进行逻辑优化，形成门级网表。约束信息包括时序约束，线载模型约束，面积约束，功耗约束等。逻辑综合的转换过程逻辑综合主要包含以下三个方面：翻译，门级映射，逻辑优化。Synthesis=Translation+GateMapping+LogicOptimizationTranslation：将Verilog或者VHDL代码转换成GTECH网表（通用的网表格式，与工艺库没关系），然后会转换成和工艺库相关的网表设计文件。GateMapping：将GTECH网表文件进行实际门级电路的映射，映射到标
前言声明：个人觉得，学习期间，基本上都是知识的搬运，所以本博客所有内容都可以被大家引用！为了大家方便引用，博客内的图片都没有加博客的水印（除非不是自己的或者没看到）！如果大家觉得自己基础知识薄弱，可以去《牛客刷题》和《HDLbits》进行巩固练习；如果有不懂的题目还可以参考文章《牛客刷verilog》PartIVerilog快速入门和verilog练习：hdlbits网站系列完结！进行学习！单选1.在对信号做降采样前添加滤波器，一般需要添加什么样的滤波器，完成什么功能（)低通,抗混叠滤波低通，抗周期延拓高通,抗混叠滤波高通，抗周期延拓解析：为解决频率混叠，在对模拟信号进行离散化采集前，采用低通
学习完c语言，需要对所学知识进行一个检测，下面有一套笔试题，你有四十分钟进行检测，每道题五分，严格要求自己打分。根据作者原话：在没有何提示的情况下,如果能得满分,那你可以扔掉本书了,因为你的水平已经大大超过了作者;如果能得80分以上,说明你的C语言基础还不错,学习本书可能会比较轻松;如果得分在50分以下,也不要气馁,努力学习就行了;如果不小心得了10分以下,那就得给自己敲敲警钟了;如果不幸得了0分,那实在是不应该,因为毕竟很多题是很简单的。答案解析：1.根据隐式类型转换存储规则：longdoubledoublefloatunsignedlongintlongintunsignedintint当
关于2022芯原芯片设计笔试题分析和讨论_by_小秦同学的博客-CSDN博客_芯片设计笔试题文章中提及的“WhichofthefollowingstatementsareTRUEaboutSynthesis?”，参照SynthesisMethodology&NetlistQualificationSynthesisInputsandOutputsInputTiminglibrary(.libor.db)PhysicalLibrary(lef,Milkyway)SDCRTLDEF(ForPhysicalawareSynthesis)TLU+(Synopsys),Qrc(cadence)fileU
