回到首页：2023数字IC设计秋招复盘——数十家公司笔试题、面试实录推荐内容：数字IC设计学习比较实用的资料推荐题目背景笔试时间：2022.07.01应聘岗位：FPGA工程师题目评价难易程度：☆☆☆☆☆知识覆盖：★★☆☆☆超纲范围：☆☆☆☆☆值得一刷：★★☆☆☆文章目录单选（2分）1以下语句中clk的时钟周期是()2XilinxFPGA器件使用什么开发软件？3数字电路设计中竞争和冒险会带来电路上的毛刺，需要加入RC滤波电路滤除？4在边沿敏感的时序逻辑代码中使用()赋值。会导致综台前与综合后仿真结果不一致5关于VerilogHDL中的数字，请找出一下数字中最大的一个：6多层if
异步FIFO写在前面的话异步FIFO相关知识点FIFO简介FIFO结构应用场景（来源小梅哥《FPGA系统设计与验证实战指南》章节4.4）相关参数异步FIFO内部组成异步FIFO的Verilog代码（强烈建议手敲，不要复制粘贴!)顶层模块双端口RAM写满信号判断模块读空信号判断模块信号同步模块testbench波形截图总结写在前面的话掌握基本的数字模块是数字IC工程师的基本要求，最近几年在笔试和面试的时候会遇到要求手撕代码，一方面是考察面试者有没有良好的codingstyle，重要的则是考察面试者对常用模块的了解程度。面对这种问题，没有比较好的解决方法，只能是多看、多写，时常复习复习。之所以要把
异步FIFO写在前面的话异步FIFO相关知识点FIFO简介FIFO结构应用场景（来源小梅哥《FPGA系统设计与验证实战指南》章节4.4）相关参数异步FIFO内部组成异步FIFO的Verilog代码（强烈建议手敲，不要复制粘贴!)顶层模块双端口RAM写满信号判断模块读空信号判断模块信号同步模块testbench波形截图总结写在前面的话掌握基本的数字模块是数字IC工程师的基本要求，最近几年在笔试和面试的时候会遇到要求手撕代码，一方面是考察面试者有没有良好的codingstyle，重要的则是考察面试者对常用模块的了解程度。面对这种问题，没有比较好的解决方法，只能是多看、多写，时常复习复习。之所以要把
9月底投递——10月29日笔试——11月5日面试笔试3h，双机位，一共5道题，4篇英译汉，第5题是写一篇800字的文章。面试10min，半结构化面试，有4个面试官1个记录员，双机位。先是给15min看一篇专利申请，因为要排队，实际上给了半个多小时看。那篇文章有20页的样子然后面试官问了3个关于专利的问题。1.站着自我介绍1min左右。2.这个专利解决了什么问题？要简略回答，一两句就行，不然会被打断。3.怎么判断可信度的？（根据那篇专利来的）4.情感极度怎么计算的？（根据那篇专利来的）5.有没有男朋友6.有没有其他offer7.怎么选择offer？职业规划是什么8.工作中不开心怎么办？9.对于薪
八大链表OJ题带你手撕单链表1.移除链表元素方法一：（不带哨兵位的）方法二：（带哨兵位的）2.反转链表方法一：（三个指针反转方向）方法二：（头插法）3.链表的中间节点4.链表中倒数第k个结点5.合并两个有序链表6.链表分割方法一：（带哨兵位的）方法二：（不带哨兵位的）7.链表的回文结构8.相交链表1.移除链表元素方法一：（不带哨兵位的）代码：需要考虑的情况：正常情况链表连续几个节点存储的值都是val链表最开始的节点存储的值是val图示：正常情况：（经画图之后，正常情况能够处理链表中连续几个节点存储的值都是val的情况）头节点存储值为val的情况：structListNode*removeEle
T1题目描述老李在多年前承包了一个养猪场，并引入了若干只种猪，经过这些年的经营，现在养猪场有N只猪，编号从0到N-1（每只猪无论生死都有唯一的编号）；老李在每只猪生产的时候记下了生产的母猪和出生的小猪，格式：xy1y2y3...（注：x为猪妈妈，y1，y2，y3...为新生的猪仔，以上编码均在0，...，N-1内，每只猪可以多次生产，每个猪崽只有一个猪妈妈）；为了防疫需要，要检查任意两只猪是否有亲戚关系（两只猪具有相同的祖先），并计算关系亲疏情况（关系距离，相同编号距离为0）输入：第一行输入总数N第二行表示后续生产记录行数M后续M行输入生产记录，以空格分隔最后一行输入m1，m2；表示待检查的m
T1题目描述老李在多年前承包了一个养猪场，并引入了若干只种猪，经过这些年的经营，现在养猪场有N只猪，编号从0到N-1（每只猪无论生死都有唯一的编号）；老李在每只猪生产的时候记下了生产的母猪和出生的小猪，格式：xy1y2y3...（注：x为猪妈妈，y1，y2，y3...为新生的猪仔，以上编码均在0，...，N-1内，每只猪可以多次生产，每个猪崽只有一个猪妈妈）；为了防疫需要，要检查任意两只猪是否有亲戚关系（两只猪具有相同的祖先），并计算关系亲疏情况（关系距离，相同编号距离为0）输入：第一行输入总数N第二行表示后续生产记录行数M后续M行输入生产记录，以空格分隔最后一行输入m1，m2；表示待检查的m
前言 为准备校招（自用），博主整理了往年数字IC前端（设计&&验证）&&FPGA的面经，信息来自但不限于数字IC打工人、FPGA探索者、摸鱼范式、CSDN、牛客网、博客园等公众号和网站，以及博主个人的面试经验。 内容来源较多，并未一一申请授权，末尾附面经来源，侵权即删，仅做学习交流~内容更新中...（6.28）配合笔试题和手撕代码食用更佳 数字IC笔试题---千题解，量大管饱，图文并茂 数字IC手撕代码---百题斩目录前言整体回忆汇总1.平头哥2.zeku3.汇顶科技4.联发科5.诺瓦科技6.集创北方7.华为8.大疆9.全志科技10.OPPO11.兆易创
电脑坏了，找了个网吧打，这键盘手感和输入法记忆真一言难尽。。。成功进面T1-米小游做鸡题意做一只鸡要2个花和2个肉，现有a个花，b个肉，c个万能食材，求最多能做几只鸡。三个正整数abc 均代码#include#include#include#include#include#definelllonglong#definedbdoubleusingnamespacestd;intmain(){lla,b,c;cin>>a>>b>>c;autocheck=[&](llval){llneed=max(0LL,2*val-a)+max(0LL,2*val-b);if(need>1;if(check
相关文章数字IC前端学习笔记：LSFR（线性反馈移位寄存器）数字IC前端学习笔记：跨时钟域信号同步数字IC前端学习笔记：信号同步和边沿检测数字IC前端学习笔记：锁存器Latch的综合数字IC前端学习笔记：格雷码（含Verilog实现的二进制格雷码转换器）数字IC前端学习笔记：FIFO的Verilog实现（一）数字IC前端学习笔记：FIFO的Verilog实现（二）数字IC前端学习笔记：仲裁轮询（一）数字IC前端学习笔记：仲裁轮询（二）数字IC前端学习笔记：仲裁轮询（三）数字IC前端学习笔记：仲裁轮询（五）数字IC前端学习笔记：仲裁轮询（六）数字IC前端学习笔记：近期最少使用(LRU)算法6.带
