PCIETLP包解析说明：本文摘自V3学院尤老师的培训班笔记，仅用于个人学习，不用于任何商业用途。满足个人在公交车上或者其他需要不得不等待的时间段内学习的需要。TLP包的公共部分Memoryread/writeTLP（Mwr/Mrd包）Length的单位是DW,应该填除以4后的结果，如果不能整除，需要加一Completion/CompletionwithDataTLPs(CPLD包)===============Length一共10bit，其中0表示1024DW,1~1023则正常理解。（1DW=4Byte=32bit）一个包不能跨越4KB的寻址边界。DWBE每一bit代表1个Byte,类似于
文章目录Abstract1.Introduction2.PCIeAdvancedErrorReportionDriver2.1PCIeAERTopology2.2PCIeAERDriverArchitecture2.2.1PCIeErrorIntroduction2.2.2PCIExpressAERDriverDesignedToHandlePCIExpressErrors2.2.2.1AERInitializationProcedures2.2.2.2HandlePCIExpressCorrectableErrors2.2.2.3HandlePCIExpressNon-FatalErrors
目录项目背景1.概述2.PCILocalBus2.1PCI总线组成2.2PCI总线信号定义2.3PCI事务模型2.4PCI总线地址空间映射3.PCIExpress3.1PCIe体系结构3.2PCIe数据传输3.3PCIe设备的配置空间参考项目背景Kernel版本：4.14ARM64处理器使用工具：SourceInsight3.5，Visio1.概述从本文开始，将会针对PCIe专题来展开，涉及的内容包括：PCI/PCIe总线硬件；LinuxPCI驱动核心框架；LinuxPCIHost控制器驱动；不排除会包含PCIe外设驱动模块，一切随缘。 作为专题的第一篇，当然会先从硬件总线入手。进入主题前，先
目录项目背景1.概述2.PCILocalBus2.1PCI总线组成2.2PCI总线信号定义2.3PCI事务模型2.4PCI总线地址空间映射3.PCIExpress3.1PCIe体系结构3.2PCIe数据传输3.3PCIe设备的配置空间参考项目背景Kernel版本：4.14ARM64处理器使用工具：SourceInsight3.5，Visio1.概述从本文开始，将会针对PCIe专题来展开，涉及的内容包括：PCI/PCIe总线硬件；LinuxPCI驱动核心框架；LinuxPCIHost控制器驱动；不排除会包含PCIe外设驱动模块，一切随缘。 作为专题的第一篇，当然会先从硬件总线入手。进入主题前，先
目录1、前言2、我这里已有的UDP方案3、详细设计方案4、vivado工程详解5、上板调试验证并演示6、福利：工程代码的获取1、前言目前网上的fpga实现udp基本生态如下：1：verilog编写的udp收发器，但不带ping功能，这样的代码功能正常也能用，但不带ping功能基本就是废物，在实际项目中不会用这样的代码，试想，多机互联，出现了问题，你的网卡都不带ping功能，连基本的问题排查机制都不具备，这样的代码谁敢用？2：带ping功能的udp收发器，代码优秀也好用，但基本不开源，不会提供源码给你，这样的代码也有不足，那就是出了问题不知道怎么排查，毕竟你没有源码，无可奈何；3：使用了Xili
什么是GTHGTH是XilinxUltraScale系列FPGA上高速收发器的一种类型，本质上和其它名称如GTP,GTX等只是器件类型不同、速率有差异；GTH最低速率在500Mbps，最高在16GbpsCoaXpressHost/DeviceIP均需要用到厂商的GT收发器模块，因此这里写一篇笔记作为开发记录GTH的特性physicalcodingsublayer(PCS)是Xilinx高速收发器的最顶层.PCS（PhysicalCodingSublayer）层是数据链路层中的一个子层，位于物理层和MAC（MediaAccessControl）层之间。它是在数据链路层中的一个组成部分，用于实现物
引言PCIExpressBaseSpecificationRevision3.0PCILocalBusSpecificationRevision3.0书籍：PCIExpressSystemArchitecture，对应那本紫色的《PCIExpress体系结构标准教材》 上面的两个Specification的文档虽然不是从官网找的，但是可信度还是有保证的。我们学校图书馆有那本中文的书，基本上跟规范里的内容是一致的，而且应该更好理解一点。第一个规范里主要看第七章“SoftwareInitializationandConfiguration”，里面介绍了PCIe配置空间的大部分寄存器；第二个规范介
1、查询PCIE设备的VID,DID,SVID,SDID（VendorID、DeviceID、SubsystemVendorID、SubsystemDeviceID）lspci-s3e:00.0-xxxvvv红框1为VID(8086)红框2为DID（37cc）红框3为SVID（8086）红框4为SDID（0000）可以在Linux系统的/usr/share/hwdata/pci.ids文件中找对应的设备信息（该文件也可以自行更新到最新版本，该文件为开源文件）PCIDeviceClassesPCIE信息维护网红框内为设备分类0208代表网络设备2、查看PCIE速率lspci-s18:00.0-x
PHY芯片IP101GR文章目录PHY芯片IP101GR1.预备知识2.IP101GR简介3.IP101GR基于RMII接口的PCB设计重点解析3.1时钟设置3.2.led灯设计3.3.PHY芯片地址设置4.pcb设计5.寄存器描述6.附加：IP101GR和GD32F450引脚连接情况1.预备知识接上文《GD32F450以太网(1):ETH外设接口简介》介绍了嵌入式以太网接口。《GD32F450以太网(2-1):PHY芯片LAN8720A介绍》介绍了LAN8720A本文介绍另外一款PHY芯片IP101GR，支持MII接口或RMII接口，可代替市场上LAN8710A/LAN8720A/KSZ80
目录前言一、简介二、PCIe物理层结构及功能2.1PCIe端对端连接方式2.2PCIe组成2.2.1逻辑层(Logic)1发送逻辑2接收逻辑2.2.2电气层(Electrical)1数据传送---差分方式2物理层-电气层(PhysicalLayerElectrical)2.2.3PLP介绍2.2.3.1命令集/有序集(OrderedSets)三、其他相关链接1、PCIe物理层总结-PCIE专题知识（一）2、PCIe数据链路层图文总结-PCIe专题知识（二）3、PCIe物理层链路训练和初始化总结-PCIe专题知识（三）4、PCIe物理层弹性缓存机制解析-PCIe专题知识（四）5、PCI总线及发展
