作者：包云岗链接：来源：知乎著作权归作者所有。商业转载请联系作者获得授权，非商业转载请注明出处。算能公司研制的全球首款量产64核RISC-V处理器在2月25日的2022年度中国开放指令生态（RISC-V））联盟大会上正式亮相！算能公司陆吉年在报告中介绍了三款产品：①已经量产的RISC-V64cores高性能处理器SG2042（算能科技）②将于4月发售的搭载SG2042的手提箱式开发者工作站（万莫斯）③将于6月发售的搭载4颗SG2042芯片的1U高密度计算型服务器（澎峰科技&西研院）→感想：我在现场听了这个报告，很是振奋人心。正如报告中所言，这几款产品能推出，离不开整个生态的支持，从主板设计到定
作者：包云岗链接：来源：知乎著作权归作者所有。商业转载请联系作者获得授权，非商业转载请注明出处。算能公司研制的全球首款量产64核RISC-V处理器在2月25日的2022年度中国开放指令生态（RISC-V））联盟大会上正式亮相！算能公司陆吉年在报告中介绍了三款产品：①已经量产的RISC-V64cores高性能处理器SG2042（算能科技）②将于4月发售的搭载SG2042的手提箱式开发者工作站（万莫斯）③将于6月发售的搭载4颗SG2042芯片的1U高密度计算型服务器（澎峰科技&西研院）→感想：我在现场听了这个报告，很是振奋人心。正如报告中所言，这几款产品能推出，离不开整个生态的支持，从主板设计到定
数字IC实践项目（1）——简化的RISC_CPU设计写在前面的话项目简介和学习目的CPU简介RISC_CPU内部结构和Verilog实现时钟发生器指令寄存器累加器算术运算器数据控制器地址多路器程序计数器状态控制器主状态机外围模块地址译码器RAMROM顶层模块TestbenchTest1程序Test2程序Test3程序完整的testbenchModelsim前仿Quartus综合结果总结写在前面的话这个实践项目来源于夏宇闻老师的经典教材——《Verilog数字系统设计教程》，也是我本科期间的专业教材之一，每次看到这个蓝色的封面都感到很亲切。而对于书中提及到的简化CPU，也是从大学开始就非常感兴趣
数字IC实践项目（1）——简化的RISC_CPU设计写在前面的话项目简介和学习目的CPU简介RISC_CPU内部结构和Verilog实现时钟发生器指令寄存器累加器算术运算器数据控制器地址多路器程序计数器状态控制器主状态机外围模块地址译码器RAMROM顶层模块TestbenchTest1程序Test2程序Test3程序完整的testbenchModelsim前仿Quartus综合结果总结写在前面的话这个实践项目来源于夏宇闻老师的经典教材——《Verilog数字系统设计教程》，也是我本科期间的专业教材之一，每次看到这个蓝色的封面都感到很亲切。而对于书中提及到的简化CPU，也是从大学开始就非常感兴趣
前言：本文主要简单介绍RISC-V指令集，其中参考了浙江大学mooc《计算机组成与设计：RISC-V》和《手把手教你设计CPU——RISC-V处理器》，如果文章中有描述不恰当的地方，欢迎指正。文章目录1、RISC-V指令集简介2、指令格式介绍3、RISC-V32个通用寄存器介绍4、RISC-V指令集4.1、RISC-V指令分类4.2、6种基本指令格式具体介绍4.2.1、R型指令4.2.2、I型指令4.2.3、S型指令4.2.4、B型指令4.2.5、U型指令4.2.6、J型指令总结1、RISC-V指令集简介RISC-V（英文发音为"risk-five"）架构主要由美国加州伯克利分校（简称伯克利）
前言：本文主要简单介绍RISC-V指令集，其中参考了浙江大学mooc《计算机组成与设计：RISC-V》和《手把手教你设计CPU——RISC-V处理器》，如果文章中有描述不恰当的地方，欢迎指正。文章目录1、RISC-V指令集简介2、指令格式介绍3、RISC-V32个通用寄存器介绍4、RISC-V指令集4.1、RISC-V指令分类4.2、6种基本指令格式具体介绍4.2.1、R型指令4.2.2、I型指令4.2.3、S型指令4.2.4、B型指令4.2.5、U型指令4.2.6、J型指令总结1、RISC-V指令集简介RISC-V（英文发音为"risk-five"）架构主要由美国加州伯克利分校（简称伯克利）
系列文章目录（一）从零开始设计RISC-V处理器——指令系统（二）从零开始设计RISC-V处理器——单周期处理器的设计（三）从零开始设计RISC-V处理器——单周期处理器的仿真（四）从零开始设计RISC-V处理器——ALU的优化（五）从零开始设计RISC-V处理器——五级流水线之数据通路的设计（六）从零开始设计RISC-V处理器——五级流水线之控制器的设计（七）从零开始设计RISC-V处理器——五级流水线之数据冒险（八）从零开始设计RISC-V处理器——五级流水线之控制冒险（九）从零开始设计RISC-V处理器——五级流水线之分支计算前移（十）从零开始设计RISC-V处理器——五级流水线之静态预
一个简单的RISC-VCPU设计与实现一个简单的RISC-VCPU设计与实现RISC-V指令集介绍RV32I基础整数指令集RV64I基础整数指令集M整数乘除标准扩展C压缩指令标准扩展CSRVerilog硬件描述语言实现基本的想法流水线流水线寄存器流水线冒险本项目受以下项目启发RISC-V官方项目参考资料一个简单的RISC-VCPU设计与实现之前写的RISCV五级流水CPU设计不够详细，本篇算是一个补充。RISC-V指令集介绍除压缩扩展外，所有指令均为32bits长压缩扩展指令为16bits长RV32I基础整数指令集32个32bits通用寄存器，x0-x31x0零寄存器zerox1返回地址rax
系列文章目录（一）从零开始设计RISC-V处理器——指令系统（二）从零开始设计RISC-V处理器——单周期处理器的设计（三）从零开始设计RISC-V处理器——单周期处理器的仿真（四）从零开始设计RISC-V处理器——ALU的优化（五）从零开始设计RISC-V处理器——五级流水线之数据通路的设计（六）从零开始设计RISC-V处理器——五级流水线之控制器的设计（七）从零开始设计RISC-V处理器——五级流水线之数据冒险（八）从零开始设计RISC-V处理器——五级流水线之控制冒险（九）从零开始设计RISC-V处理器——五级流水线之分支计算前移（十）从零开始设计RISC-V处理器——五级流水线之静态预
系列文章目录（一）从零开始设计RISC-V处理器——指令系统（二）从零开始设计RISC-V处理器——单周期处理器的设计（三）从零开始设计RISC-V处理器——单周期处理器的仿真（四）从零开始设计RISC-V处理器——ALU的优化（五）从零开始设计RISC-V处理器——五级流水线之数据通路的设计（六）从零开始设计RISC-V处理器——五级流水线之控制器的设计（七）从零开始设计RISC-V处理器——五级流水线之数据冒险（八）从零开始设计RISC-V处理器——五级流水线之控制冒险（九）从零开始设计RISC-V处理器——五级流水线之分支计算前移（十）从零开始设计RISC-V处理器——五级流水线之静态预
