1.前言：学习FPGA之处，由于新手不懂和出于存储空间考虑只安装了学习相应的FPGA器件库，后面由于工作和其他需要在现有基础上添加其他器件库步骤点开help栏中的adddesignToolsordevices2.登录账号没有账号的就点击pleasecreateone会跳转官网，然后注册一个会遇到的问题：1.账号注册完，一定，一定，一定还要登录去完善详细信息不然就会出现下面的报错–Authenticationerror:Downloadfailedduetoincompleteuserinformation.Youmustcompleteyouruserprofiletoproceed–.职业也

目录架构分类不同架构的有限字长考虑s_axis_config的配置CP_LENFWD_INVSCALE_SCHSCALE_SCH位宽SCALE_SCH配置的实例架构分类分为流水线架构，基-4突发架构，基-2突发架构，基-2LITE突发架构，原文1如下：基-2和基-4是FFT算法的不同实现形式，简而言之，基-2算法按照时间或频率对序列进行抽取，将序列一分为二，基-4是一分为四。流水线算法能实现数据的连续输出。基-2LITE突发架构基于基-2架构，能比基-2消耗更少的资源，但需要的转换时间更长。几种方法的吞吐量和资源消耗量如图：对于使用FFTIP而言，仅需简单了解FFT算法即可，FFT算法通过蝶形

​ 如果你是一位FPGA开发者，那么你一定会对VIvado这款软件非常熟悉。但是，对于vivado兼容的第三方编辑器软件，你知道VisualStudioCode吗？这是个非常不错的选择，VisualStudioCode搭配众多插件，能让你FPGA开发如虎添翼，效率飞升！别犹豫了，赶紧来看看本文，把这款神器装起来吧！VisualStudioCode搭配插件，可实现verilog纠错、画波形图、变量定义跳转等功能，一起来体验吧。一、VisualStudioCode安装1、下载VisualStudioCode官网：VisualStudioCode-CodeEditing.Redefined在官网下载

1.IP设置： 接口说明：    APB接口用于配置IP内部寄存器、控制CAN报文收发；    can_clk：默认给40Mhz；    can_clk_x2：与can_clk同源，默认给80MHz；    apb_clk：系统时钟；波特率计算：    80MHz/2/((1+BRP)*((1+(1+TESG1)+(1+TESG2)));寄存器表：    基地址0x0000：IP核控制寄存器；    基地址0x0100：TX寄存器；    基地址0x2000：RX寄存器；    基地址+0x0100（或0x0148...）：CANID、扩展帧标识IDE；    基地址+0x0104（或0x01

PLL锁相环IP核的使用实验简介操作方法一、点击打开IP核二、搜索CLOCK选择ClockingWizard三、配置过程ClockingOptionsOutputClocksPortRenamingPLLE2SettingsSummary四、调用方法五、仿真验证附：数据手册实验简介本文纯属学习笔记，使用的FPGA是Xilinx的XC7A35TFGG484-1，使用Vivado调用PLLIP核来实现倍频效果，使50Mhz的晶振时钟源倍频到100Mhz、200Mhz和400Mhz。操作方法一、点击打开IP核二、搜索CLOCK选择ClockingWizard三、配置过程ClockingOptions

随着FPGA设计的复杂度不断提高，设计人员需要选择更为高效的设计流程来保证开发效率和减少开发成本。其中，Vivado增量编译是一种非常重要的设计流程。本文将介绍Vivado增量编译的基本概念、优点、使用方法以及注意事项。通过阅读本文可以了解：增量编译是什么？有什么优点？vivado增量编译如何操作？一、什么是Vivado增量编译Vivado增量编译是指针对设计中已经完成的部分，仅编译修改的部分，并在这些部分重新生成比特流，以加速设计实现的过程。简单来说，就是只更新那些被修改过的代码，而不是每次都对整个设计进行重新编译。与传统的完全重新编译相比，Vivado增量编译的最大优势在于大幅度缩短了设计

vivado2019.2安装+license添加教程注意：1.电脑的账户名字一定是英文；2.压缩文件夹有30个G，安装后会更大，需要预留足够的空间。1.资源链接百度网盘链接：https://pan.baidu.com/s/1z7K2jdkcFENRx0z4AZJTAw提取码：ztyo2.安装方法下载解压后，打开以下文件夹：在最下面找到安装文件双击开始安装：弹出第一个界面按Next：勾选三个IAgree点击Next：勾选需要安装的组件后点击Next：（一般直接默认即可）左边设置安装路径，右边默认点击Next:如果报警告：Thistoolisnotversioned原因：计算机上已安装了DocNa

1.基础知识1.1关于XVC（1）XilinxVirtualCable(XVC)是一种用于通过网络连接远程调试和编程XilinxFPGA的协议。使用XVC协议，可以将FPGA的JTAG接口连接到一个网络端口上，然后通过TCP/IP协议在远程计算机上进行JTAG操作，从而实现对FPGA的调试和编程。（2）XilinxVirtualCable(XVC)协议目前有两个版本，分别是XVCv1.0和XVCv2.0。XVCv1.0是早期版本的XVC协议，使用固定的JTAG时序和格式进行数据传输。它适用于通过网络连接到一个远程JTAG设备，但对于某些应用场景下，可能需要更高的传输速度和更灵活的配置选项。为了

1Vivado功能仿真阅读本文需先学习:FPGA学习----Vivado软件使用典型的FPGA设计流程，如图所示：图片来自《领航者ZYNQ之FPGA开发指南》Vivado设计套件内部集成了仿真器VivadoSimulator，能够在设计流程的不同阶段运行设计的功能仿真和时序仿真，结果可以在VivadoIDE集成的波形查看器中显示。Vivado还支持与ModelSim、VerilogCompilerSimulator(VCS)、QuestaAdvancedSimulator等第三方仿真器的联合仿真功能仿真需要的文件：设计HDL源代码，也被称为UUT(UnitUnderTest)：可以是VHDL语

一、串口通讯简介串口通信是一种通过串行传输数据的通信方式。它使用单个数据线将数据位逐个传输，而不是同时传输多个数据位。串口通信常用于连接计算机与外部设备，如打印机、调制解调器、传感器等。串口通信一般使用的是异步传输方式，即发送方和接收方的时钟不同步。数据传输时，发送方将数据位、起始位、停止位和校验位按照一定的规则组合成数据帧，然后逐位地通过数据线发送。接收方在接收到起始位后开始接收数据位，并在接收到停止位后完成接收。校验位用于检测数据传输的错误。串口通信有多种标准，常见的包括RS-232、RS-485、UART等。RS-232是一种常见的串口通信标准，它定义了电气特性、信号级别和连接器类型等。