草庐IT

Verilog-Vscode

全部标签

【工具】vscode的常用插件之注释插件

🐚作者简介:花神庙码农(专注于Linux、WLAN、TCP/IP、Python等技术方向)🐳博客主页:花神庙码农,地址:https://blog.csdn.net/qxhgd🌐系列专栏:善假于物📰如觉得博主文章写的不错或对你有所帮助的话,还望大家三连支持一下呀!!!👉关注✨、点赞👍、收藏📂、评论。如需转载请参考转载须知!!【工具】vscode的常用插件之注释插件KoroFileHeader插件BetterComment插件CodeGeeX插件GhostDoc插件DoxygenComments插件CommentDivider插件CommentTranslate插件KoroFileHeader插件

VsCode中头文件有红色波浪线(或者 报错:无法打开XXX)

以运行OpenCV库中的文件出错为例:问题描述:头文件下面有红色波浪线ctrl单击,没法打开对应头文件运行报错:无法打开源文件XXX其实上面三个都是一个问题,意思都是C++找不到对应的头文件。解决方法:添加c_cpp_properties.json文件并添加对应头文件路径参考:解决opencv在vscode中头文件找不到的问题_j覺zzzzz_Jzzzzzzzzzz的博客-CSDN博客在vscode中ctrl+shift+p,选择C/C++:编辑配置(UI),这时候会自动生成一个c_cpp_properties.json文件在c_cpp_properties.json的"includePath

Verilog学习二:设计一个一位全加器

本部分将不再介绍Vivado工程的整体流程,将主要精力放在代码上面,具体的流程可参考:https://blog.csdn.net/crodemese/article/details/130438348本部分代码也已上传到github:https://github.com/linxunxr/VerilogStudy1.全加器那么什么是全加器呢?我们都知道加法,即1+1=2,当个位数相加大于9时就需要进位。在二进制中也是如此,因此,一位二进制的相加的真值表便如下图:absumcount0000011010101101图中a、b为输出,sum为相加的结果,count为进位,即当输入都为1时,相加的结

vscode设置idea快捷键

安装idea快捷键插件点击vscode左下角的设置–>扩展或者左侧菜单栏输入IntelliJIDEAKeybindings手工设置映射文件首先要导出IDEA中的快捷键设置。在IDEA中选择导出设置,勾选自定义键盘映射并导出解压得到xml文件-VScodectrl+shift+p打开命令窗,输入ImportIntelliJKeybindngs(XML)选下拉第一个直到出现,根据自己的PC调整,这里windostowindos选择导入刚才解压得到的XML把Untitled-1.json的内容复制到keybindings.json中覆盖并保存即可

基于FPGA的UART多字节环回实验verilog代码(含帧头帧尾和解码部分)

采用VIVADO开发环境,频率50MHz,波特率256000,8位数据位,1位停止位。串口接收程序源自正点原子的例程。带仿真工程,数据帧格式如下图:发送数据为:aaff03000E03B186100040011100000000000000110000000000111155CC效果如图: 仿真效果图: 参考以下文章和视频: FPGA串口多字节收发_哔哩哔哩_bilibiliFPGA串口多字节接收、解码和仿真_浅塘.小鲤鱼的博客-CSDN博客完整工程代码:链接:https://pan.baidu.com/s/1M_E8hh8MNzZKfbq3mVitig?pwd=8888 提取码:8888顶层

两种永久解决vscode中使用JAVA代码输出中文时的乱码错误

新人前端,说得不好望指点前言在学习java时,我们会使用各种文本编辑器,如果刚刚开始学习的话就是用IDEA那样的话启动会相对较慢,所以就会有些人是用vscode去编译编译的时候有些人就发现了打印中文的情况下会编译不通过,出现乱码,以下是一些解决办法。1.因为vscode默认采用UTF-8去编译的所以就会失败可能是中文操作系统默认命令行以GBK编码,vscode中默认编码格式为UTF-8把底部的UTF-8替换成GBK即可2.但很可能每次都会被切换回来,所以为了一劳永逸,我们可以去配置环境变量即可永久解决只需要去环境变量中新建一个PYTHONIOENCODING的变量值是UTF8即可永久解决这个问

vscode的身份验证

使用内置身份验证获取session        目前,vscode通过内置的身份验证提供程序,为第三方的插件提供身份验证服务。这两个身份验证提供程序分别是:github-authentication和microsoft-authentication。它们为第三方插件提供github和微软的身份验证服务。它们的ID分别为"github"和"microsoft"。用户通过ID访问身份验证提供程序来获得Session,如果没有特殊说明,下面的session都是指AuthenticationSession。    访问方法如下例子:(摘自vscode内置插件github)exportasyncfun

UART的verilog实现

1串口的协议串口的全称是通用异步收发传输器,主要用于数据间的串行传递,是一种全双工传输模式。它在发送数据时将并行的数据转换成串行数据来传输,在接收数据时,将收到的串行数据转化为并行数据。uart在发送或者接收过程中的一帧数据由4部分组成,包括起始位、数据位、奇偶校验位和停止位。其中起始位标志着一帧数据的开始,停止位标志着一帧数据的结束。数据位是一帧数据中的有效数据,校验位可以分为奇校验还是偶校验。起始位:tx传输信号默认是低电平,当出现一个下降沿,且持续一个bit的时间的低电平,则认为传输了一个起始位数据位是传输的有效数据,数据的位宽是可以选择的,6,7,8位。校验位:可以对传输的数据的正确性

新手入公司git的运用,项目克隆拉取与推送。vscode的源代码管理

1.项目的克隆拉取新建一个文件夹 打开文件夹后,鼠标右键gitBashHere 选择好分支,在复制url 就把项目克隆下来,拉取就是后面的master也是对应的分支2、项目的推送 新建一个空的文件夹  打开文件夹后,鼠标右键gitBashHere先仓库初始化gitinit  把你写的项目复制到当中,连接要推送的仓库 连接仓库后先gitpull先拉取仓库的东西然后先gitadd.到暂存区 在gitcommit-m"备注内容"提交到分支上然后,分支推送到仓库gitpush-uoriginmaster 3、vscode源代码管理运用克隆 点击“克隆仓库”,输入仓库url 先选择好公司给你的分支再复制

VSCODE 安装python库

步骤一下载python解释器python解释器下载链接TheofficialhomeofthePythonProgrammingLanguagehttps://www.python.org/downloads/步骤二VSCODE下载python拓展步骤三安装numpy库找到python的pip程序地址在vscode的TERMINAL中进入python的pip程序地址 输入以下指令  安装成功