草庐IT

Verilog-Vscode

全部标签

使用vscode+picgo+腾讯云搭建本地markdown编辑环境

本文主要介绍如何配置本地markdown编辑环境,主要使用vscode+picgo+腾讯云,vscode为微软提供的免费的编辑器,picgo用于将图片方便上传到云端并生成链接,腾讯云提供存储环境。markdown语法可参考官方文档.环境windows10vscode编辑器picgovscode的插件,用于在文章中插入图片将生成url腾讯云用于存储图片1.安装vscode在vscode的官网上下载最新版的vscode安装包安装后vscode后,默认语言为英文,需要安装中文简体插件,打开vscode在点击扩展,搜索Chinese,找到简体中文扩展,安装后重启。2.申请腾讯云存储空间登陆腾讯云官网,

(纯小白向)Windows配置GPU深度学习环境:Cuda+Anaconda+pytorch+Vscode

目录一、Cuda和Cudnn下载安装1.1确定自己的电脑显卡驱动支持的Cuda版本1.2Cuda下载与安装1.3Cudnn下载与安装二、Anaconda下载安装2.1下载2.2安装2.3手动配置环境变量2.4测试是否安装成功三、Pytorch下载安装3.1创建conda虚拟环境3.2Pytorch下载四、Vscode下载与环境配置4.1Vscode下载4.2插件安装4.3配置环境一、Cuda和Cudnn下载安装主要参考 https://blog.csdn.net/weixin_45653050/article/details/1267316121.1确定自己的电脑显卡驱动支持的Cuda版本鼠标

vivado交通灯设计verilog代码ego1板红绿灯时间可修改

名称:vivado交通灯设计verilog代码ego1板红绿灯时间可修改软件:VIVADO语言:Verilog代码功能:十字路口红绿灯设计;1、每次通行时间可在0-99秒内设定,可以通过按键修改通行时间。2、路口四边均设红黄绿三色信号灯和用于计时的两位数码管显示时间(十进制数)。3、黄灯亮时,要求每秒闪亮一次。FPGA代码Verilog/VHDL代码资源下载:www.hdlcode.com本代码已在ego1开发板验证,开发板如下,其他开发板可以修改管脚适配:代码下载:vivado交通灯设计verilog代码ego1板红绿灯时间可修改名称:vivado交通灯设计verilog代码ego1板红绿灯

售货机基于ego1开发板的自动饮料机verilog代码vivado软件

名称:售货机基于ego1开发板的自动饮料机verilog代码vivado软件软件:VIVADO语言:Verilog代码功能:设计一个自动饮料机逻辑电路,它的投币口只能投入一枚五角或一元硬币;投入一元五角硬币后机器自动给出一杯饮料,投入两元硬币后再给出饮料的同时找回一枚五角硬币;数码管显示投币金额、商品单价、找零金额;出货时通过led灯指示。本代码已在ego1开发板验证,开发板如下,其他开发板可以修改管脚适配:代码下载:售货机基于ego1开发板的自动饮料机verilog代码vivado软件名称:售货机基于ego1开发板的自动饮料机verilog代码vivado软件(代码在文末下载)软件:VIVA

vscode连接远程服务器 + Tensorflow2环境配置 + 深度学习训练

参考:vscode连接远程服务器(傻瓜式教学)配置服务器pytorch/TensorFlow环境+远程连接vscode在远程服务器安装anoconda并创建tensorflow-gpu环境并运行jupyter【vscode连接远程服务器】step1:测试服务器连接win+R进入cmd,在命令行输入以下命令,并根据提示输入密码sshusername@severIP#用户名@服务器IP地址step2:安装ssh插件打开vscode,在左侧菜单栏的Extensions中搜索remote-SSH插件,点击Install安装安装完成后,在左侧的菜单栏里会新增加一个RemoteExplorerstep3:

右击文件或者文件夹使用vscode打开

平常我们在打开项目时,经常会需要快捷打开方式,直接使右键使用编辑器打开,但是有时在安装时忘记了选择“Add“OpenwithCode”actiontoWindowsExplorerfilecontextmenu”在Windows资源管理器文件上下文菜单中添加“用代码打开”操作Add“OpenwithCode”actiontoWindowsExplorerdirectorycontextmenu在Windows资源管理器目录上下文菜单中添加“用代码打开”操作所以我们在右击文件或者文件夹时候没有出现:“Openwithcode”选项问题解决有不同方法:第一种方法是重新安装vscode,但是平常我们

Verilog编写PWM(类似STM32的PWM)

PWM简介ARR:auto-reloadregisterCCR:capture/compareregister脉冲宽度调制(PWM),是英文“PulseWidthModulation”的缩写,简称脉宽调制,是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术。简单一点,就是对脉冲宽度的控制,PWM原理如图所示:当CNT当CNT>=CCRx时输出1。那么就可以得到如上的PWM示意图:当CNT值小于CCRx的时候,IO输出低电平(0),当CNT值大于等于CCRx的时候,IO输出高电平(1),当CNT达到ARR值的时候,重新归零,然后重新向上计数,依次循环。改变CCRx的值,就可以改变P

如何使用Verilog生成随机数

模块目的:生成随机数。模块端口定义输入:时钟信号,复位信号,重新加载信号,种子输出:随机数输入一个种子32位,输出16位随机数;选取时钟,复位,重新加载种子。代码实现//使用32个逻辑单元用于D触发器/加法器和8个DSP块用于32x18=>32位乘法modulec_rand( inputclk,        //时钟输入 inputrst,        //复位输入 inputreseed,     //重新种子输入 input[31:0]seed_val, //种子值输入 output[15:0]out  //16位随机数输出); wire[15:0]out;   //输出端口  reg

北邮22级信通院数电:Verilog-FPGA(10)第十周实验 实现移位寄存器74LS595

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章,请访问专栏:北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分 二.管脚分配三.实现过程讲解及效果一.代码部分shift_register.vmoduleshift_register( inputclk,DS,OE,MR, inputwireST_CP, outputreg[7:0]out=8'b1111_1111, outputregQ7=1'b1); always@(posedgeclk) begin if(!MR) begin

【经验】VScode 远程 SSH 连接 Ubuntu 或 TrueNas 出错,Could not establish connection

用VScode常常会碰到以下情况,Couldnotestablishconnection。先介绍一下VScode远程连接和终端SSH连接的区别:终端直接用SSH连接时,只需要开启SSH服务,并消耗少量的内存即可;VScode连接时,会自动在服务器或虚拟机的用户目录(也就是~/.vscode-server)下安装相关插件,并且会启动一个vscodenode,消耗的内存比终端直连要多一些。我看网上查到的一些资料都蛮古老的,一篇说要配置Remote-SSH的config路径的的文章被转发了好多好多次,这个emm,在2023年,已经不需要配置了。遂写下现在可能会遇到的问题。接下来,介绍一下我遇到过的所