文章目录一、出发点二、步骤1.源码编译1.1cmake-gui生成makefile1.2编译链接库2.vscode配置文件编写2.1c_cpp_properties.json2.2tasks.json3.launch.json3.g++/gcc语法学习（后边补充）一、出发点做项目用的一直是VisualStudio，但有的时候想要单独测试opencv中的某个函数，重新创建一个VS项目就过于冗余了，于是想在vscode中配置一个快速测试环境，本文就是这个过程的记录。二、步骤1.源码编译直接下载的opencv中有使用vsstudio编译好的opencv库，所以在vs中配置opencv比较简单；但这些
目录Ⅰ.理论部分0x00移位寄存器（ShiftRegister）0x01环形计数器（RingCounter）Ⅱ.实践部分0x00 移位寄存器（4-bit）0x01四位环形寄存器（4-bit）Ⅰ.理论部分0x00移位寄存器（ShiftRegister）移位寄存器(ShiftRegister)是由多个触发器串联连接而成的形式，其中一个触发器的输出传递到下一个触发器的输入。它与上周调查的异步计数器具有相似的形式。因此，存储在触发器的内存中的值在时钟更新时每次向右移动一位。新的数据值从输入线存储到左侧的存储器中。移位寄存器（ShiftRegister）0x01环形计数器（RingCounter）环形
MermaidPreview+MarkdownAllinOne即可在VisualStudioCode(VSCode)中编写Markdown，有许多相关的插件可供选择。以下是一些常用的插件：MarkdownAllinOne:提供了许多实用的功能，如快速预览、表格格式化、自动补全、目录生成等。Markdownlint:用于检查和纠正Markdown文件中的语法和风格错误。Prettier:用于自动格式化Markdown文件，使其保持一致的风格。MarkdownPreviewEnhanced:提供了更强大的Markdown预览功能，支持数学公式、流程图、时序图等扩展功能。GitLens:在Markd
相关文章Verilog基础专栏https://blog.csdn.net/weixin_45791458/category_12263729.html目录1.前言2.task和function之间的不同点3.task的声明和使能3.1task的声明3.2task的使能和参数传递3.3task的内存使用和并发进程 1.前言 任务（task）和函数（function）即提供了从不同位置执行公共过程的能力（因为这样可以实现代码共享），也提供了把大过程分解成小过程的能力（因为小过程更便于阅读和调试）。下面将介绍task和funtion之间的不同点，介绍如何定义和调用task和function。
Verilog快速入门(1)四选一多路器(2)异步复位的串联T触发器(3)奇偶校验(4)移位运算与乘法(5)位拆分与运算(6)使用子模块实现三输入数的大小比较(7)4位数值比较器电路(8)4bit超前进位加法器电路(9)优先编码器电路①(10)用优先编码器①实现键盘编码电路(11)8线-3线优先编码器(12)使用8线-3线优先编码器实现16线-4线优先编码器(13)用3-8译码器实现全减器用3-8译码器实现全减器Verilog快速入门一、题目描述二、解析与代码一、题目描述请使用3-8译码器（其功能表见上一篇）和必要的逻辑门实现全减器，全减器接口图如下，A是被减数，B是减数，Ci是来自低位的借位
一、插件安装插件安装就不过多赘述了，直接上图二、配置插件1、任意打开一个文件，就会发现在VSCode右上角出现了一个小绿标，我们把它点开。2、然后出现一个展示框，直接无脑带你confirm即可。3、点击confirm之后，就会进入文件树页面，其他的不用管，我们点击上方的Settings按钮，进入到设置页面。4、设置页面里面我们可以选择语言，这里我就方便展示选成中文了。然后我们前往OpenAI的官网，获取OpenAiAPIKey，没有的同学点击createnewsecretkey来创建自己的key就可以了。这个创建的key大家记得一定要保存。5、将自己的apikey复制输入到设置页面的OpenA
根据上一篇我们可知__图像的属性链接：《我在Vscode学OpenCV处理图像》属性—API形状img.shape图像大小img.size数据类型img.dtypeshape：如果是彩色图像，则返回包含行数、列数、通道数的数组；如果是二值图像或者灰度图像，则仅返回行数和列数。通过该属性的返回值是否包含通道数，可以判断一幅图像是灰度图像（或二值图像）还是彩色图像。size：返回图像的像素数目。其值为“行×列×通道数”，灰度图像或者二值图像的通道数为1。#用shape（）属性#shape[0]是宽度#shape[1]是高度#shape[2]是通道数（深度）newimg.sizenewimg.s
VScode配置C环境和导入keil工程目录VScode配置C环境和导入keil工程一、安装VScode二、VScode界面汉化三、电脑配置C环境四、VScode配置C环境五、VScode导入keil工程一、安装VScode打开下载好的安装包：二、VScode界面汉化此时重启之后就是汉化之后的界面了三、电脑配置C环境1.解压此文件夹到一个文件夹（路径不要带有中文）2.打开此文件3.找到文件中的bin文件，复制地址4.打开环境变量5.打开path6.点击‘新建’，将刚刚复制的地址粘贴进去，点击确定7.打开cmd，在命令行窗口输入gcc-v-E-xc++-,出现以下内容表示环境配置成功四、VSco
参考Verilog语法|教程(ustc.edu.cn)1.0介绍VerilogHDL是一种硬件描述语言（HardwareDescriptionLanguage），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。Verilog可以从五个层次对电路（系统）进行描述，包括：系统级、算法级、寄
电路设计CGD100开发板上配置有4个共阳级八段数码管，本实例需要通过4个按键控制（KEY1~KEY4），在4个数码管上显示字符0~F。另外一个独立按键KEY8控制小数点段码的状态。本实例仅实现数码管的静态显示，后续章节再讨论采用动态扫描的方式实现多个数码管显示不同字符的电路设计。开发板包含了4个共阳级8段数码管，其电路原理图如图所示。4个共阳级数码管是集成封装，共用8段显示信号线（A~F、DP），通过4个片选信号（S1、S2、S3、S4）控制显示指定的数码管。由于是共阳级特性，因此输入信号为低电平有效。最右边(靠下载接口)的数码管为SEG_DIG4,3号管脚。Verilog代码modules
