干货来了，用DDR搬砖，只需要会用IP就好，Xilinx官方YYDS！-----------------------------------------------------------------------------------------------------------------汇总篇：Xilinx平台DDR3设计保姆式教程（汇总篇）——看这一篇就够了----------------------------------------------------------------------------------------------------------------目录一
干货来了，用DDR搬砖，只需要会用IP就好，Xilinx官方YYDS！-----------------------------------------------------------------------------------------------------------------汇总篇：Xilinx平台DDR3设计保姆式教程（汇总篇）——看这一篇就够了----------------------------------------------------------------------------------------------------------------目录一
一、AXI——高级可扩展接口（UG1037）参考资源：【SDK篇_58~62_AXI接口简介【Xilinx】+【Vivado】+【AXI4总线】+【FPGA】-哔哩哔哩】关于AXI握手过程都讲解的很细致ug1037（三种AXI的介绍，相关AXIIP的介绍）IHI0022D（握手过程的详细介绍）FPGA_HP：AXI4的学习与使用1——基础知识积累这个博主写的其他内容也不错从零学习AXI4总线(二)：AXI4-Stream介绍带你快速入门AXI4总线–AXI4-Stream篇（1）----AXI4-Stream总线1、AXI接口介绍AXI是ARMAMBA的一部分。AMBA：开放的片内互联的总线标
一、AXI——高级可扩展接口（UG1037）参考资源：【SDK篇_58~62_AXI接口简介【Xilinx】+【Vivado】+【AXI4总线】+【FPGA】-哔哩哔哩】关于AXI握手过程都讲解的很细致ug1037（三种AXI的介绍，相关AXIIP的介绍）IHI0022D（握手过程的详细介绍）FPGA_HP：AXI4的学习与使用1——基础知识积累这个博主写的其他内容也不错从零学习AXI4总线(二)：AXI4-Stream介绍带你快速入门AXI4总线–AXI4-Stream篇（1）----AXI4-Stream总线1、AXI接口介绍AXI是ARMAMBA的一部分。AMBA：开放的片内互联的总线标
目前主流的Xilinx下载器主要有两种：一种是Xilinx官方出品的XilinxPlatfomCableUSB，还有一个就是Xilinx的合作伙伴Digilent开发的JTAG-HS3ProgrammingCable。JTAG-HS系列最大支持30MHz下载速度，基于FTDI的FT2232方案。JTAG-HS系列对比Platform-Cable-USB最大支持24MHz下载速度。Xilinx-Platform-Cable-USB基于Xilinx自家FPGA和CypressUSB芯片方案拆解一些山寨版的也大多都是和这个两个方案类似。两款产品在贸泽（Mouser）上的售价：JTAG-HS3售价59
目前主流的Xilinx下载器主要有两种：一种是Xilinx官方出品的XilinxPlatfomCableUSB，还有一个就是Xilinx的合作伙伴Digilent开发的JTAG-HS3ProgrammingCable。JTAG-HS系列最大支持30MHz下载速度，基于FTDI的FT2232方案。JTAG-HS系列对比Platform-Cable-USB最大支持24MHz下载速度。Xilinx-Platform-Cable-USB基于Xilinx自家FPGA和CypressUSB芯片方案拆解一些山寨版的也大多都是和这个两个方案类似。两款产品在贸泽（Mouser）上的售价：JTAG-HS3售价59
目录日常·唠嗑一、时钟资源（及布线）概述二、时钟架构-解读2.1、时钟整体架构2.2、时钟区域-内部架构2.2.1、区域整体2.2.2、区域细节三、时钟术语-解读（及使用方法）3.1、BUFG3.2、BUFH3.3、BUFIO/BUFR/BUFMR3.4、CC3.5、CMT3.6、时钟资源的驱动关系四、其他概念-补充说明五、参考文献六、总结日常·唠嗑 不知不觉已经离开校园，工作了4个月。上班后，发现自己在学校学习的，其实都是些皮毛，所以一直不敢更新这个专栏（前面几篇文章，如果有错误的地方，笔者在这里期待大家批评指正）。要真正了解FPGA，其实不应该从表面应用开始，也不是一开始像学单片
目录日常·唠嗑一、时钟资源（及布线）概述二、时钟架构-解读2.1、时钟整体架构2.2、时钟区域-内部架构2.2.1、区域整体2.2.2、区域细节三、时钟术语-解读（及使用方法）3.1、BUFG3.2、BUFH3.3、BUFIO/BUFR/BUFMR3.4、CC3.5、CMT3.6、时钟资源的驱动关系四、其他概念-补充说明五、参考文献六、总结日常·唠嗑 不知不觉已经离开校园，工作了4个月。上班后，发现自己在学校学习的，其实都是些皮毛，所以一直不敢更新这个专栏（前面几篇文章，如果有错误的地方，笔者在这里期待大家批评指正）。要真正了解FPGA，其实不应该从表面应用开始，也不是一开始像学单片
存储类IP核——ROM文章目录存储类IP核——ROM一.引言二.ROMIP核及相关内容扫盲1.ROM简介2.ROM的初始化文件介绍3.分布式ROM和块ROM简介4.单端口ROM和双端口ROM简介三.分布式ROMIP核的创建四.分布式ROMIP核的测试仿真五.块ROMIP核的创建六.块ROMIP核的测试仿真一.引言在理论给大家介绍什么是ROM之前，先设想这么一个实际场景：现在有某芯片，它拥有500个寄存器，且需要在上电的时候由FPGA向这些寄存器中写入初始值，假设初始值已经通过相应的文档给出了具体值，这些值都是已知的。这类实际需求有哪些特点呢？1.数据量比较多2.数据值都是已知的3.数据内容不需
存储类IP核——ROM文章目录存储类IP核——ROM一.引言二.ROMIP核及相关内容扫盲1.ROM简介2.ROM的初始化文件介绍3.分布式ROM和块ROM简介4.单端口ROM和双端口ROM简介三.分布式ROMIP核的创建四.分布式ROMIP核的测试仿真五.块ROMIP核的创建六.块ROMIP核的测试仿真一.引言在理论给大家介绍什么是ROM之前，先设想这么一个实际场景：现在有某芯片，它拥有500个寄存器，且需要在上电的时候由FPGA向这些寄存器中写入初始值，假设初始值已经通过相应的文档给出了具体值，这些值都是已知的。这类实际需求有哪些特点呢？1.数据量比较多2.数据值都是已知的3.数据内容不需
