DDR3设计，保姆式一站式教程，看这一篇文章就够了！鉴于笔者最初接触DDR3时，被MIG那一堆信号搞得一脸懵逼，网上各种查资料的艰难回忆，决定借鉴大佬们的经验结合笔者自己的理解，整理一篇DDR3设计指南，通俗易懂，2小时速成！目录一、DDR3简介二、DDR3的各个时钟频率及带宽分析三、DDR3IP核（MIG）的使用教程四、DDR3基础篇——读写测试五、DDR仿真篇六、DDR3高级篇——模块复用一、DDR3简介以下内容为DDR3硬件基础，选择重要的进行梳理一下，了解即可。但是若想从知其然到知其所以然，高手进阶，必须要对硬件原理了解透彻。Xilinx平台DDR3设计保姆式教程（1）DDR3基础简介
DDR3设计，保姆式一站式教程，看这一篇文章就够了！鉴于笔者最初接触DDR3时，被MIG那一堆信号搞得一脸懵逼，网上各种查资料的艰难回忆，决定借鉴大佬们的经验结合笔者自己的理解，整理一篇DDR3设计指南，通俗易懂，2小时速成！目录一、DDR3简介二、DDR3的各个时钟频率及带宽分析三、DDR3IP核（MIG）的使用教程四、DDR3基础篇——读写测试五、DDR仿真篇六、DDR3高级篇——模块复用一、DDR3简介以下内容为DDR3硬件基础，选择重要的进行梳理一下，了解即可。但是若想从知其然到知其所以然，高手进阶，必须要对硬件原理了解透彻。Xilinx平台DDR3设计保姆式教程（1）DDR3基础简介
写在前面 本文主要翻译自Xilinx白皮书《WP312，XilinxNextGeneration28nmFPGATechnologyOverview》，蓝色字体部分是我的理解。 这篇文章主要是从半导体工艺的角度来“吹”28nmFPGA（即7系列FPGA）的优点，涉及得到半导体工艺名词较多，由于我并不了解具体的半导体工艺，所以某些名字的翻译可能有误，如有误请指出，感谢！概述 Xilinx选择了28nmHKMG高性能、低功耗工艺技术，并将其与新的统一ASMBL™架构相结合，打造出具有更低功耗和更高性能的新一代FPGA和AllProgrammableSoC。这些器件实现了前
写在前面 本文主要翻译自Xilinx白皮书《WP312，XilinxNextGeneration28nmFPGATechnologyOverview》，蓝色字体部分是我的理解。 这篇文章主要是从半导体工艺的角度来“吹”28nmFPGA（即7系列FPGA）的优点，涉及得到半导体工艺名词较多，由于我并不了解具体的半导体工艺，所以某些名字的翻译可能有误，如有误请指出，感谢！概述 Xilinx选择了28nmHKMG高性能、低功耗工艺技术，并将其与新的统一ASMBL™架构相结合，打造出具有更低功耗和更高性能的新一代FPGA和AllProgrammableSoC。这些器件实现了前
目录（如果你有安装包，可跳转至Step5）Vivado介绍Step1：进入官网Step2：注册账号Step3：进入下载页面Step4：下载安装包Step5：安装Step6：等待软件安装完成安装完成Vivado介绍Vivado是FPGA厂商赛灵思公司（XILINX）于2012年发布的集成设计环境。 其包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。这也是一个基于AMBAAXI4互联规范、IP-XACTIP封装元数据、工具命令语言(TCL)、Synopsys系统约束(SDC)以及其它有助于根据客户需求量身定制设计流程并符合业界标准的开放式环
目录（如果你有安装包，可跳转至Step5）Vivado介绍Step1：进入官网Step2：注册账号Step3：进入下载页面Step4：下载安装包Step5：安装Step6：等待软件安装完成安装完成Vivado介绍Vivado是FPGA厂商赛灵思公司（XILINX）于2012年发布的集成设计环境。 其包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。这也是一个基于AMBAAXI4互联规范、IP-XACTIP封装元数据、工具命令语言(TCL)、Synopsys系统约束(SDC)以及其它有助于根据客户需求量身定制设计流程并符合业界标准的开放式环
现在Vivado已经更新到2022.2了，据说运行程序可以比之前快好多，而且也支持一些新出的元器件，本着好奇的原则，下载下来看看好不好用。之后会更新一些关于Vivado使用或者Verilog代码编写上的分享与总结。希望大家多多支持。新人码字不易，哈哈。进入正题，Xilinx官网下载软件地址还是很好找的，点击https://china.xilinx.com/support/download.html现在Xilinx为了避免用户磁盘空间不够，推出网页下载的模式，下载一个200多兆的下载器就可以在联网模式下下载了，也算是一大进步吧。具体安装步骤如下：（1）点击Xilinx_Unified_2022.
现在Vivado已经更新到2022.2了，据说运行程序可以比之前快好多，而且也支持一些新出的元器件，本着好奇的原则，下载下来看看好不好用。之后会更新一些关于Vivado使用或者Verilog代码编写上的分享与总结。希望大家多多支持。新人码字不易，哈哈。进入正题，Xilinx官网下载软件地址还是很好找的，点击https://china.xilinx.com/support/download.html现在Xilinx为了避免用户磁盘空间不够，推出网页下载的模式，下载一个200多兆的下载器就可以在联网模式下下载了，也算是一大进步吧。具体安装步骤如下：（1）点击Xilinx_Unified_2022.
目录1概述2引用文件3IP设置4接口说明5以太网收发数据的格式字段说明6MDIO的设置6.1MDC的速率情况6.2MDIO配置寄存器情况6.3MDIO传输情况7MACspeed说明，三速自适应设置8AXI4-lite控制状态机9IP例程简述1概述本文是关于tri-mode-eth-macIP学习过程中的设置与代码使用详解。tri-mode-eth-macIP是FPGA做以太网设计时的MACIP。它支持10/100Mb/s,1Gb/s,2.5Gb/s,或者10/100/1000Mb/s自适应类型。支持RGMII、GMII、以及MII接口，支持全双工/半双工控制。2引用文件《pg051》3IP设置
目录1概述2引用文件3IP设置4接口说明5以太网收发数据的格式字段说明6MDIO的设置6.1MDC的速率情况6.2MDIO配置寄存器情况6.3MDIO传输情况7MACspeed说明，三速自适应设置8AXI4-lite控制状态机9IP例程简述1概述本文是关于tri-mode-eth-macIP学习过程中的设置与代码使用详解。tri-mode-eth-macIP是FPGA做以太网设计时的MACIP。它支持10/100Mb/s,1Gb/s,2.5Gb/s,或者10/100/1000Mb/s自适应类型。支持RGMII、GMII、以及MII接口，支持全双工/半双工控制。2引用文件《pg051》3IP设置
