在用Allegro进行PCB设计时，用快速查看差分对是否等长的方法，可以提高效率。那如何操作呢？具体操作方法如下：（1）选择菜单栏Route选择TimingVision（时序视图）然后在Options选项卡TimingMode选择DRCPhaseFind选项卡选择Nets然后框选整板的网络，这时差分对网络太长或太短的网络就会分别以红色和黄色标示出来。红色表示短于差分对的限定值，黄色表示大于差分对的限定值。然后根据提示对差分对进行等长就可以了。（2）解除查看还是选择菜单栏Route→TimingVision（时序视图）然后Options选项卡TimingMode还是选择DRCPhase然后点击C
在进行PCB设计的时候，通常会隐藏掉GND网络的飞线，让PCB界面不会显得那么乱，有利于快速的走线。（1）首先给GND网络分配一个颜色。选择快捷菜单栏上的assigncolor（分配颜色）图标然后在Options选项卡下选择一个暗一点的颜色随便点击一个GND的网络（2）然后选择Generaledit（一般编辑模式），选择网络然后点击Edit菜单选择→Properties（属性），点击GND网络跳出下面的对话框。找到No_Rat（无飞线）点击，选项就会跳到到右侧，然后点击应用，点击确认。即可。回到PCB界面可以看到GND网络飞线已经隐藏博主专注职场硬件设计，如果文章对你有帮助，请关注，点赞，收藏
allegro输出光绘文件一、前期检查二、钻孔文件输出四、4层PCB光绘文件输出五、生产器件坐标文件六、参考链接:一、前期检查1.检查器件是否全部放置2.检查连接是否全部完成3.查看是否有孤铜、无网络铜皮4.UpdateDRC进行检查5.Updatetosmooth检查动态铜皮,如果灰色，说明铜皮没问题点击Display+status5.检查是否有单端线或过孔DanglingLines、Via7.检查DRC选择菜单“Tools-QuickReports-DesignRulesCheckReport”8.检查叠层（层结构、叠层厚度、正负片、介电常数等）：查看层数、层名、类型、正负片。9、Gerb
👉个人主页：highman110👉作者简介：一名硬件工程师，持续学习，不断记录，保持思考，输出干货内容目录1.1过孔添加与设置1.2添加差分对 1.3添加布线集合1.1过孔添加与设置 布线换层时需要由过孔贯穿，而软件本身是没有过孔可以直接调用的，所以需要手动添加和设置。一般我们使用的都是通孔，盲孔和埋孔成本高，一般不使用。 孔径、线宽、线距、铜厚这些都和工厂的加工工艺相关，一般工厂的加工能力如下（从凡亿电路的材料上截取的，不同厂家工艺能力会有不同）： 过孔的大小，一般可以按如下阶梯设置：1）8/8mil，过孔选择12mil（0.3mm）；2）6/6mi
在实际Layout过程中，差分对上往往串接有电阻，电容或共模电感。这时候就需要创建Xnet。那么Allegro如何创建Xnet呢？具体操作如下：1、点击菜单Analyze（分析）→ModelAssigment（模型分配），如下图所示2、跳出SIDesignAudit对话框，直接点OK，如下图所示3、接着跳出下面的对话框，也不用管，点是4、然后跳出下面对话框（SignalModelAssIgnment），如下图所示5、不要关闭此窗口，此时选中要设置的差分对内串接的阻容器件，差分是两个阻容器件，先选其中的一个，等一个设置完成后，再设置另一个。选中该阻容器件后，Assignment对话框会自动定位到
Allegro174版本新功能介绍之背景颜色设置Allegro升级到了174的时候，打开的时候默认是黑色的背景，如下图选择界面工作界面和166以及172版本不一样，174支持切换成白色的背景，具体操作如下选择setup
目录CadenceAllegro17.4学习记录开始01-原理图CaptureCIS17.4一、创建工程文件夹二、建立原理图工程三、创建元件库绘制元件库符号实例简单的元件，比如AT24C02homogeneous分列元件的分部具有相同属性，比如运放，LM358heterogenous分列元件的分部具有不同属性，比如STM32单片机IC，STM32F405RGT6元件库网址总结四、自带元件库CadenceAllegro17.4学习记录开始01-原理图CaptureCIS17.4一、创建工程文件夹在打开软件前，可以先创建一个工程文件夹，然后在这个工程文件夹里面创建3个文件夹，分别用于存放原理图文件
Allegro-PCB自定义快捷键设置一、用env文件设置快捷键1、Cadence设计系统程序安装在D:\Cadence下，则evn文件将在D:\Cadence\SPB_17.4\share\pcb\text目录下2、在Allegro中我们可以用alias或funckey命令来定义一个快捷键，以代替常用的设计命令,在env文件中修改。alias命令不能用来定义字母，原因是字母键要用来输入命令行。但是funckey命令可以用来定义单个字母为快捷键，它比alias命令更为强大，alias能定义的它都能定义,但是字母被定义成某快捷键后，该字母就不能用来输入键盘命令了。比如：funckeyangle9
Allegro如何改变线宽操作指导 用Allegro做pcb设计的时候，改变走线线宽是非常常用的功能，如下图线宽目前是12mil，需要把线宽改成15mil具体操作如下选择Edit选择Change
1在Cadence原理图编辑器中，设置差分线方法如下：打开Cadence原理图编辑器，并打开需要编辑的原理图。选择“Tools”菜单中的“CreateDifferentialPair”选项。在弹出的对话框中Net属性下拉列表中选择要设置的信号线，双击或者点击右侧右移按钮。在“DiffPairName”属性框中填写自定义名称，点击“Create”按钮。设置完成后，点击“close”按钮，结束差分线设置。 2allegroPCB设计软件中设置差分线方法打开相关.brd文件菜单栏点击Setup->constraints->Electrical->Net->Routing->Wiring 右键点击相应
