cadence仿真时，偶尔会遇到报错信息SF-23。//Acodeblock ERROR(SFE-23):"input.scs"14:M1isaninstanceofanundefinedmodelxxx.ERROR(SFE-23):"input.scs"15:M0isaninstanceofanundefinedmodelxxx.这里一般有以下几种解决方法：1.在ams中，未添加有效的view/lib需要在蓝色框内添加有效的库文件，使得红色框内没有报错信息2.器件命名错误调用器件时，编辑器件特性时Modelname必须和调用的仿真库中的名字一致3.跑完后仿生成了spectre文件自己设计的电
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档Cadence仿真笔记：MOS的参数名称解释前言Cadence仿真中，MOS管的参数很多，有些参数可以直接添加到计算器中，进行数据的计算。type：MOS管类型，可能值为n或p。region：MOS管的工作区域，可能值为0~4，分别对应：0：关断；1：线性区；2：饱和区；3：亚阈值区；4：击穿reversed：MOS管是否反向，可能值为yes或no。ids(A)：阻性漏源电流lx4(A)：ids的别名，当MOS管反向时有相反的符号。lx50(A)：衬源电流。vgs/lx2(V)：栅源电压。vds/lx3(V)：漏源电压。vbs/l
Windows与虚拟机互传文件（共享文件夹）打开虚拟机—>编辑虚拟机设置—>选项—>共享文件夹—>关闭禁用—>添加—>Windows系统中文件夹位置：G:\VMshareLinux系统文件夹位置：Computer—>Filesystem—>mnt—>hgfs添加工艺库新建文件夹Analog，将工艺库复制进Analog找到cds.lib（在Cadence的某个文件夹中，别加错），同样复制进Analog。目的是将analoglib工艺库加到Analog中Virtuoso—>Tools—>LibraryPathEditor—>Edit—>AddLibraryDirectory中选择要添加的工艺库，L
背景组内有很多项目都涉及复杂的任务流场景：集群创建、删除等生命周期管理k8s资源申请销毁....这些场景都有几个共同的特点：流程耗时且步骤复杂，需要几十步操作，其中包含云资源申请、脚本执行、接口调用等，且相互存在依赖关系。任务量随着业务增长而快速迭代，比如每个集群每天都会自动备份等任务需要调度执行。运维难度大，需要标准的框架约束业务实现，并基于此框架提供建设标准的运维体系，尽最大可能支持SLA方案调研在go体系内的各种方案硬编码结合定时TimerWorker实现虽然工作量较小，但是只能满足某个场景下的特定工作流，没有可复用性，暂不具备扩展性，无法建立标准。argo基于k8s,api-serve
目录🩸写在前面一、GitFlow介绍1.1什么是GitFlow1.2GitFlow常用分支说明1.3Gitflow中的分支介绍1.3.1主要分支（Master）1.3.2开发分支（Develop）1.3.3功能分支（Feature）1.3.4预发分支（Release）1.3.5 热修复分支（Hotfix）1.4GitFlow工作流程二、GitFlow实践2.1创建develop分支2.2开始新的 Feature2.3编辑 Feature 分支2.4完成 Feature 分支2.5开始Relase2.6完成Release2.7开始Hotfix2.8完成Hotfix三、GitFlow模拟3.1创建
CadenceVirtuosoADE_XL仿真初使用（基于Cadence617)在进行virtuoso仿真时，为满足电路的设计指标，难免会在多个工艺角和PVT条件下仿真，用ADE_L又麻烦又慢，ADE_XL完美解决问题！下面以两级运放为例，讲述使用方式。初探ADE_XLCadenceVirtuosoADE_XL仿真初使用（基于Cadence617)1.仿真设置2.添加变量3.设置PVT条件和工艺角4.进行仿真得出结果1.仿真设置仿真设置在电路图上点击Launch-ADE_XL，弹出图1所示界面，首次仿真点击Createnewview-OK，弹出图2所示对话框（保持默认设定即可），点击OK。图1
CadenceVirtuosoADE_XL仿真初使用（基于Cadence617)在进行virtuoso仿真时，为满足电路的设计指标，难免会在多个工艺角和PVT条件下仿真，用ADE_L又麻烦又慢，ADE_XL完美解决问题！下面以两级运放为例，讲述使用方式。初探ADE_XLCadenceVirtuosoADE_XL仿真初使用（基于Cadence617)1.仿真设置2.添加变量3.设置PVT条件和工艺角4.进行仿真得出结果1.仿真设置仿真设置在电路图上点击Launch-ADE_XL，弹出图1所示界面，首次仿真点击Createnewview-OK，弹出图2所示对话框（保持默认设定即可），点击OK。图1
1、绘制禁止铺铜区域1.1、自由绘制在铺铜前一般要先放置禁止铺铜区域，以规定铺铜的范围，一般禁止铺铜区域分为RoutKeepin和RoutKeepout两种类型，RoutKeepin是在区域外禁止铺铜，RoutKeepout是在区域内禁止铺铜。Setup---Areas---RouteKeepin: 点击了RoutKeepin后默认是以多边形来绘制，可以在工具栏中切换要绘制的形状。1.2、根据外框生成如果你的板子的外形是不规则形状，则Z-Copy根据外框的形状来生成铺铜区域。点击Edit->Z-Copy后选择板子的外框，在右边的Options栏中选择RoutKeepin，其中到size中的co
CadenceAllegro如何设置快捷键背景：使用过Cadence画PCB的小伙伴，就知道操作起来对新手来说，就非常不友好了哟！一些软件的通用习惯的快捷键，比如：复制/粘贴，CTRL+C/CTRL+V。它是需要单独设置的，才能生效起作用。电脑系统：win1064位软件版本：Cadence16.6（算是经典版本）一、找到有关快捷键配置文件路径1、安装目录下SPB下的envE:\ProgramFiles(x86)\Cadence\SPB_16.6\share\pcb\text2、安装目录下SPB_Data下的envE:\ProgramFiles(x86)\Cadence\SPB_Data\pcb
//写在前面的话：//这是在做数字集成电路lab时的一些过程//授人与🐟，不如授人与渔//希望你看懂这些器件的原理//当然中间略过很多步骤（我画了一天要过DRC,LVS,PEX）//by计科小学生//2022.11.18小模块：Schematic：NOR：//NMOS是并联NAND：//NMOS是串联最重要的反相器：Layout://一个小提示：//先按O进行打孔，再根据打孔来画图，否则容易画的巨大无比。NOR:NAND：最简单的反相器：半加器：好，现在开始设计半加器我是默认你是懂半加器原理的//不懂得话，看我的Schematic画个真值表验证一下//当然我这个也不是唯一答案//我是用与非来做
