逻辑综合定义逻辑综合就是将前端设计工程师编写的RTL代码，映射到特定的工艺库上，通过添加约束信息，对RTL代码进行逻辑优化，形成门级网表。约束信息包括时序约束，线载模型约束，面积约束，功耗约束等。逻辑综合的转换过程逻辑综合主要包含以下三个方面：翻译，门级映射，逻辑优化。Synthesis=Translation+GateMapping+LogicOptimizationTranslation：将Verilog或者VHDL代码转换成GTECH网表（通用的网表格式，与工艺库没关系），然后会转换成和工艺库相关的网表设计文件。GateMapping：将GTECH网表文件进行实际门级电路的映射，映射到标

目录前言一、labelCol和wrapperCol是什么二、布局的栅格化1.布局的栅格化系统的工作原理三、栅格常用的属性1.左右偏移2.区块间隔3.栅格排序四、labelCol和wrapperCol的实际使用总结前言主要是记录一下栅格布局的一些属性和labelCol、wrapperCol等。一、labelCol和wrapperCol是什么首先，我们先去查询AntDesignVue文档, 由图中可知，它是属于Grid栅格里面的属性。而labelCol是什么意思呢，直接去翻译一下,而label它是标签的意思，而Col它是列的意思，所以，从字面上去理解，就是标签列。而wrapperCol，它在英文里

1.设计→规则2.线宽设置首选宽度即 布线时的 默认线宽3.布线过程中改线宽连线过程中按Tab键 打开布线属性，直接输入线宽后回车键即可  

花了一个下午才解决，官方组件文档里面是没有处理方案说明的。项目版本：AntDesignVue2.0.2前端部分代码：template>a-modal:visible="visible":width="windowWidth":height="800":title="title":maskClosable="false"@ok="close"@cancel="close"cancelText="关闭"> a-col:md="6":sm="8"> spanstyle="color:red;width:15px;float:left;margin-top:5px;">★/span> a-form-i

AntDesignCharts自定义图例legend关闭图例legend:false;图例配置参数，布局类型layout图例展示位置positionlegend:{layout:'horizontal',position:'right'}布局类型layoutoptionalhorizontal|vertical图例布局方式。提供横向布局和纵向布局。图例展示位置position图例位置，可选项：‘top’,‘top-left’,‘top-right’,‘left’,‘left-top’,‘left-bottom’,‘right’,‘right-top’,‘right-bottom’,‘botto

目录1.环境准备：安装第三方库和QtDesigner2.在pycharm中对QtDesigner和PyUIC工具进行配置2.1配置QtDesigner 2.2配置PyUIC工具3测试配置是否成功 3.1测试QtDesigner是否安装成功3.2测试PyUIC工具是否安装成功    安装方法参照：QtDesigner和PyUIC的安装教程    一些细节补充如下：1.环境准备：安装第三方库和QtDesigner    mac中安装第三方库，如果不使用--user会导致安装出现错误，此外可以使用镜像安装方法，提高下载速度。以下是几个库的安装：#PyQt5库pipinstallPyQt5-ihttp

HarmonyOS3.1DeveloperPreview配套IDE下，在选择原子化服务（Atomicservice）的时候，没有stage模式，只有FA模式，API还在8。而在应用（Application）下，stage和FA模式都有，API已经支持到9了。本来想去体验一下HarmonyOS原子化服务stage模式API9的特性，还需要点耐心。  

简介这是一个使用PyQt/PySide编写的FluentDesign风格的组件库，支持亮暗主题无缝切换和自定义主题色，搭配QtDesigner可以快速开发美观的界面。github仓库地址为https://github.com/zhiyiYo/PyQt-Fluent-Widgets，演示视频可以在哔哩哔哩上观看。安装轻量版(AcrylicLabel不可用):pipinstallPyQt-Fluent-Widgets-ihttps://pypi.org/simple/完整版：pipinstall"PyQt-Fluent-Widgets[full]"-ihttps://pypi.org/simple

ARM架构ARM是一个指令集，前面讲的几个汇编指令这些都算做指令。ARM公司有意思的地方是，他们不做ARM设备，他们只设计指令集架构，然后授权（知识产权核，IP核）给其他半导体厂商做。A：application，主打高性能，手机电脑有许多就是ARM架构的。R：realtime，主打实时，比如车联网对实时性要求很高。M：microcontroller，应用于小型嵌入式系统，我们使用的板子。m系列有m0到m7（简单说就是性能逐渐增加？），而且向下兼容即m7兼容m0~m6.SoC我们的板子上有一个黑色的小芯片，上面写着stm32blabla一串字符。这个就是整个板子的核心，相当于囊括了上文提到的计算

绪论使用VivadoBlockDesign设计解决了项目继承性问题，但是还有个问题，不知道大家有没有遇到，就是新设计的自定义RTL文件无法快速的添加到BlockDesign中，一种方式是通过自定义IP，但是一旦设计的文件有问题就需要重新修改，同时需要控制接口时候还需要在AXI总线模板基础上进行修改，再同时繁琐的步骤也让人“望而却步”。下面介绍一种简单的方式。我目前使用的是Vivado2019.1、2020.2，但据我所知，此功能几乎适用于Vivado的所有版本（如果不正确，请随时在后台更正）。创建Vivado项目为了开始这个例子，我创建了一个基于Zynq的新Vivado项目（这只是我的例子，但