前言人生如逆旅，我亦是行人。一、介绍STM32系列基于专为要求高性能、低成本、低功耗的嵌入式应用专门设计的ARMCortex-M3内核而DSP应该是TMS320系列，TMS320系列DSP是软件可编程器件，具有通用微处理器所具有的方便灵活的特点。其基本特点有：哈佛结构，流水线操作，专用的硬件乘法器，特殊的DSP指令，快速的指令周期。这些特点使得TMS320系列DSP可以实现快速的DSP运算，并使大部分运算能够在一个指令周期完成。哈佛结构：是一种将程序指令存储和数据存储分开的存储器结构。哈佛结构是一种并行体系结构，它的主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个独
文章目录前言一、DDR3基础知识二、MIG IP核的配置三、DDR3 IP核用户端接口时序1、DDR3IP核接口说明2、DDR3IP核读写时序①写命令时序： ②写数据时序： ③读数据时序：总结前言 我们在进行FPGA开发应用当中，经常会用到存储器来保存数据，常用的存储器有ROM、FIFO、SDRAM等等，这些存储器对于数据量小的情况下还尚可使用，但是如果我们需要做图像采集，数据处理等大量数据需要存储和传输的时候，这些存储器就有点力不从心了，需要寻找存储量大并且传输速率快的存储器，而DDR3不论是从存储量还是从传输速率上来看都是满足当前需求的，并且在常用的FPGA开发板上也比较常见。
前言本人了解到电动汽车中OBC和DCDC普遍使用TI（德州仪器）DSP28335和28035系列芯片做开关电源控制，电源领域的工程师 需要对于芯片的配置和配套软件CodeComposerStudio（CCS）有一定的熟悉程度，具体涉及到C语言的编写和代码管理。在如今追求时效的大环境下，手打代码已不适应这样的工况（特别是版本迭代时）。现如今可以使用MATLAB中的simulink模块对DSPTI28x系列芯片做详细的配置，即使使用者在无代码编写经验仍能直接导出工程和代码本文可能适用于 使用Simulink简化管理代码应用层，配置底层的DSP工程师 入门电源行业的应届大学生
前言本人了解到电动汽车中OBC和DCDC普遍使用TI（德州仪器）DSP28335和28035系列芯片做开关电源控制，电源领域的工程师 需要对于芯片的配置和配套软件CodeComposerStudio（CCS）有一定的熟悉程度，具体涉及到C语言的编写和代码管理。在如今追求时效的大环境下，手打代码已不适应这样的工况（特别是版本迭代时）。现如今可以使用MATLAB中的simulink模块对DSPTI28x系列芯片做详细的配置，即使使用者在无代码编写经验仍能直接导出工程和代码本文可能适用于 使用Simulink简化管理代码应用层，配置底层的DSP工程师 入门电源行业的应届大学生
1、写在前面 IIC协议系列博文： FPGA实现IIC协议（一）----初识IIC总线 FPGA实现IIC协议（二）----IIC总线的FPGA实现（单次读写驱动） 上一篇文章已经对IIC总线做了详细的介绍，了解了IIC总线的读写方式。这篇文章我们编写一个基于FPGA的IIC驱动模块，并对这个模块进行仿真及上板验证。2、单次读写时序 首先来回顾一下IIC总线单次读写时序。 单次写时序如下： 单次读时序如下：大致总结一下单次写时序的过程（假设从机均正确响应，若响应不正确或不响应则跳转到初始状态重新开始写操作）：发送起始信号，一次
1、写在前面 IIC协议系列博文： FPGA实现IIC协议（一）----初识IIC总线 FPGA实现IIC协议（二）----IIC总线的FPGA实现（单次读写驱动） 上一篇文章已经对IIC总线做了详细的介绍，了解了IIC总线的读写方式。这篇文章我们编写一个基于FPGA的IIC驱动模块，并对这个模块进行仿真及上板验证。2、单次读写时序 首先来回顾一下IIC总线单次读写时序。 单次写时序如下： 单次读时序如下：大致总结一下单次写时序的过程（假设从机均正确响应，若响应不正确或不响应则跳转到初始状态重新开始写操作）：发送起始信号，一次
1，概念 SDI接口是一种“数字分量串行接口”，而HD-SDI接口是一种广播级的高清数字输入和输出端口，其中HD表示高清信号。由于SDI接口不能直接传送压缩数字信号，数字录像机、硬盘等设备记录的压缩信号重放后，必须经解压并经SDI接口输出才能进入SDI系统。如果反复解压和压缩，必将引起图像质量下降和延时增加，为此各种不同格式的数字录像机和非线性编辑系统，规定了自己的用于直接传输压缩数字信号的接口 按速率分为：标准清晰度SD-SDI、高清标准HD-SDI和3G-SDI，对应速率分别是270Mb/s、1.485Gb/s和2.97Gb/s。 SD中主要介绍最常见的PAL标准和NTSC
1，概念 SDI接口是一种“数字分量串行接口”，而HD-SDI接口是一种广播级的高清数字输入和输出端口，其中HD表示高清信号。由于SDI接口不能直接传送压缩数字信号，数字录像机、硬盘等设备记录的压缩信号重放后，必须经解压并经SDI接口输出才能进入SDI系统。如果反复解压和压缩，必将引起图像质量下降和延时增加，为此各种不同格式的数字录像机和非线性编辑系统，规定了自己的用于直接传输压缩数字信号的接口 按速率分为：标准清晰度SD-SDI、高清标准HD-SDI和3G-SDI，对应速率分别是270Mb/s、1.485Gb/s和2.97Gb/s。 SD中主要介绍最常见的PAL标准和NTSC
FPGA的spiflash配置-配置模式理解起因现在在做的FPGA工程是基于以前的工程，其中flash配置啊什么的都没有进行过修改，之前是采用的spix1的模式，现在新的数字版改为了spix4的模式，所以我就认为需要修改xdc约束文件。但是在xdc文件中搜索相关引脚，发现并没有对其做任何约束和定义，所以考虑应该是FPGA固有的一些配置引脚，不需要单独定义和约束。下图是vivado中官方提供的spix4的配置电路图1spix4配置模式电路逻辑代码配置模式观察图1，经过查阅官方文档，在该电路中，M0、M1、M2这3个引脚是逻辑代码配置模式选择管脚。在该模式中，M2,M1,M0为001,对应的模式为
FM4550国产化开发板功能接口--系统框图--对应参数-1.主要参数系统1：FPGA型号：FMQL45T900PS内核：四核ARMCortex-A7，主频800MHzPS端内存：1GBDDR3,数据速率1066Mbps，32bitPL端内存：1GBDDR3,数据速率1600Mbps，32bitGTX收发器：16X速度等级：对标进口-2 芯片级别：工业级工作温度：-40℃-100℃ 逻辑单元数量：350k查找表：218600 乘法器：900触发器：437200 BlockRAM：19.1MbEMMCF
