草庐IT

7.2 Verilog 并行 FIR 滤波器设计

FIR(FiniteImpulseResponse)滤波器是一种有限长单位冲激响应滤波器,又称为非递归型滤波器。FIR滤波器具有严格的线性相频特性,同时其单位响应是有限长的,因而是稳定的系统,在数字通信、图像处理等领域都有着广泛的应用。FIR滤波器原理FIR滤波器是有限长单位冲击响应滤波器。直接型结构如下:FIR滤波器本质上就是输入信号与单位冲击响应函数的卷积,表达式如下:FIR滤波器有如下几个特性:(1)响应是有限长序列。(2)系统函数在|z|>0处收敛,极点全部在z=0处,属于因果系统。(3)结构上是非递归的,没有输出到输入的反馈。(4)输入信号相位响应是线性的,因为响应函数h(n)系数是

7.2 Verilog 并行 FIR 滤波器设计

FIR(FiniteImpulseResponse)滤波器是一种有限长单位冲激响应滤波器,又称为非递归型滤波器。FIR滤波器具有严格的线性相频特性,同时其单位响应是有限长的,因而是稳定的系统,在数字通信、图像处理等领域都有着广泛的应用。FIR滤波器原理FIR滤波器是有限长单位冲击响应滤波器。直接型结构如下:FIR滤波器本质上就是输入信号与单位冲击响应函数的卷积,表达式如下:FIR滤波器有如下几个特性:(1)响应是有限长序列。(2)系统函数在|z|>0处收敛,极点全部在z=0处,属于因果系统。(3)结构上是非递归的,没有输出到输入的反馈。(4)输入信号相位响应是线性的,因为响应函数h(n)系数是

7.3 Verilog 串行 FIR 滤波器设计

串行FIR滤波器设计设计说明设计参数不变,与并行FIR滤波器参数一致。即,输入频率为7.5MHz和250KHz的正弦波混合信号,经过FIR滤波器后,高频信号7.5MHz被滤除,只保留250KMHz的信号。输入频率:7.5MHz和250KHz采样频率:50MHz阻带:1MHz-6MHz阶数:15(N=15)串行设计,就是在16个时钟周期内对16个延时数据分时依次进行乘法、加法运算,然后在时钟驱动下输出滤波值。考虑到FIR滤波器系数的对称性,计算一个滤波输出值的周期可以减少到8个。串行设计时每个周期只进行一次乘法运算,所以设计中只需一个乘法器即可。此时数据需要每8个时钟周期有效输入一次,但是为了保

7.3 Verilog 串行 FIR 滤波器设计

串行FIR滤波器设计设计说明设计参数不变,与并行FIR滤波器参数一致。即,输入频率为7.5MHz和250KHz的正弦波混合信号,经过FIR滤波器后,高频信号7.5MHz被滤除,只保留250KMHz的信号。输入频率:7.5MHz和250KHz采样频率:50MHz阻带:1MHz-6MHz阶数:15(N=15)串行设计,就是在16个时钟周期内对16个延时数据分时依次进行乘法、加法运算,然后在时钟驱动下输出滤波值。考虑到FIR滤波器系数的对称性,计算一个滤波输出值的周期可以减少到8个。串行设计时每个周期只进行一次乘法运算,所以设计中只需一个乘法器即可。此时数据需要每8个时钟周期有效输入一次,但是为了保