草庐IT

grails-2.4

全部标签

2.4 Verilog 表达式

表达式表达式由操作符和操作数构成,其目的是根据操作符的意义得到一个计算结果。表达式可以在出现数值的任何地方使用。例如:实例a^b;     //a与b进行异或操作address[9:0]+10'b1; //地址累加flag1&&flag2; //逻辑与操作操作数操作数可以是任意的数据类型,只是某些特定的语法结构要求使用特定类型的操作数。操作数可以为常数,整数,实数,线网,寄存器,时间,位选,域选,存储器及函数调用等。实例moduletest;//实数reala,b,c;c=a+b;//寄存器reg [3:0]   cprmu_1,cprmu_2;always@(posedgeclk)begin

2.4 Verilog 表达式

表达式表达式由操作符和操作数构成,其目的是根据操作符的意义得到一个计算结果。表达式可以在出现数值的任何地方使用。例如:实例a^b;     //a与b进行异或操作address[9:0]+10'b1; //地址累加flag1&&flag2; //逻辑与操作操作数操作数可以是任意的数据类型,只是某些特定的语法结构要求使用特定类型的操作数。操作数可以为常数,整数,实数,线网,寄存器,时间,位选,域选,存储器及函数调用等。实例moduletest;//实数reala,b,c;c=a+b;//寄存器reg [3:0]   cprmu_1,cprmu_2;always@(posedgeclk)begin