草庐IT

ic_launcher_round

全部标签

数字IC设计面试前该做哪些准备?一文为你讲解清楚

很多人在去IC设计公司面试之前不知道该怎么准备,因为没有参加过面试,所以就感觉非常慌张。那么面试前该做哪些准备?怎样才能把个人能力表现出来?相信很多同学都有着这样的疑问。首先来了解一下数字IC设计流程**1.需求分析(制定规格书)。**分析用户或市场的需求,并将其翻译成对芯片产品的技术需求。2.算法设计。设计和优化芯片钟所使用的算法。这一阶段一般使用高级编程语言(如C/C++),利用算法级建模和仿真工具(如MATLAB,SPW)进行浮点和定点的仿真,进而对算法进行评估和优化。**2.构架设计。**根据设计的功能需求和算法分析的结果,设计芯片的构架,并对不同的方案进行比较,选择性能价格最优的方案

CMOS中的 latch-up 闩锁效应、添加tap解决latch-up、使用combained area绘制TAP TAP的作用 IC后端版图【VLSI】

CMOS中的latch-up闩锁效应、添加tap解决latch-up、使用combainedarea绘制TAPTAP的作用IC后端版图【VLSI】一、latch-up、Tap1.CMOS基础认知:N-Well和P-Substrate在CMOS里的位置2.latch-upissueLatch-up三种解决方案Prevention3.添加tapcells解决latch-up问题3.TAP的基础概念n-welltap&p-substratetap的工艺规则排列的个数二、画版图layout时的TAP1.Magicn-welltapp-substratetapcombainedarea分层画法的解释:c

数字IC前端笔试常见大题整理(简答+手撕)

目录1.简述latch与FF的区别,并用verilog分别实现1bitlatch与DFF。2.IC设计中reset的设计通常有同步reset和异步reset两种方式。3.阐述“时钟抖动”的基本概念,可能产生的原因?在数字逻辑设计中对setuptime和holdtime的影响是什么?4.阐述一下meta-stability的概念及在设计中如何防止。5.给定一个时钟信号clk,设计一个占空比为50%的三分频时钟clk_div3,用Verilog写出这个设计。6.设计一个顶层模块,顶层模块实现一个双口SRAM,一个口只读,一个口只写。试用Verilog写出这个顶层模块的实现。7.根据自己的理解列出经

面经-2023-中兴-数字IC设计

专栏推荐:2023数字IC设计秋招复盘——数十家公司笔试题、面试实录专栏首页:2023数字IC设计秋招复盘——数十家公司笔试题、面试实录专栏内容:笔试复盘篇2023秋招过程中整理的笔试题,来源包括我自己求职笔试以及整理其他同学的笔试。包含华为、中兴、联发科、AMD、大疆、紫光展锐、荣耀、小米、复旦微、星宸、燧原、泰凌微、思特微、瑞芯微、诺瓦、芯合、芯动、芯原、曦华等等公司。面试复盘篇2023秋招过程中自己的面试,主要包括面试全程的问题与我的回答,以及后期自我点评等。包括华为、中兴、小米、zeku、联发科、星宸、禾赛、加特兰、速腾聚创、地平线、芯原等公司。准备工作篇包括求职过程中使用到的资料推荐

MCP4725介绍和STM32模拟IC2驱动

一.MCP4725简单总结为下面几个特点。1路DAC输出12位分辨率I2C接口(标准,快速,高速支持)供电电压2.7-5.5内部EEPROM存储设置I2C地址可配置(A0)(A1、A2内置,默认为‘00’)二.硬件设计MCP4725的管脚定义如图所示,比较简单官方的电路图如下一般上拉电阻选择10K就可以了,后级的比较器看项目需要,可以更换为同相放大器。三.软件设计MCP4725的输出电压由下面的公式计算得出可以理解为VDD除以4096份,我们想要输出相对应的电压只要计算好相对应的份数就可以了。MCP4725采用I2C接口。写命令如图MCP4725带一个EEPROM,可以存储上一次输出的电压指令

现代 CSS 解决方案:数学函数 Round

在CSS中,存在许多数学函数,这些函数能够通过简单的计算操作来生成某些属性值,例如在现代CSS解决方案:CSS数学函数一文中,我们详细介绍了calc():用于计算任意长度、百分比或数值型数据,并将其作为CSS属性值。min()和max():用于比较一组数值中的最大值或最小值,也可以与任意长度、百分比或数值型数据一同使用。clamp():用于将属性值限制在一个范围内,支持三个参数:最小值、推荐值和最大值。在现代CSS解决方案:CSS原生支持的三角函数一文中,给大家介绍了从Chrome111开始也逐渐开始原生支持的三角函数:sin()cos()tan()而本文,我们将介绍另外一个非常有意思的数学函

CMOS PROCESS FLOW 简化版总结 CMOS制造工艺流程 IC后端版图【VLSI】

CMOSPROCESSFLOW简化版总结CMOS制造工艺流程IC后端版图【VLSI】FabricationFacility前言CMOSPROCESSFLOW(CMOS制造工艺流程【全】)ReferenceFabricationFacility前言FabricationFacility:主要包括这些工序:Fabricationsiliconwafer,也就是从砂中提纯单晶硅造wafer,现在主流wafer大小是200mm和300mm。Waferprocessing,就是在wafer上制作芯片。建议可以先看这个视频了解一些形象化的概念:Howaremicrochipsmade?Fabricatio

Educational Codeforces Round 154 (Rated for Div. 2)(A—C)

A.PrimeDeletion思路:从1到9,每个数后面都可以加一个数构成一个含有两个数的质数,只需要从s[1]~s[9]中找到一个数与s[0]构成质数即可代码实现/*******************************|Author:CHC|Problem:A.PrimeDeletion|Contest:Codeforces-EducationalCodeforcesRound154(RatedforDiv.2)|URL:https://codeforces.com/contest/1861/problem/A|When:2023-08-3122:55:13||Memory:512M

java - 安卓/Java : Rounding up a number to get no decimal

如何将小数四舍五入为整数。3.50=>44.5=>53.4=>3在Java中如何做到这一点?谢谢! 最佳答案 用标准的舍入函数?Math.round()还有Math.floor()和Math.ceil(),具体取决于您的需要。 关于java-安卓/Java:Roundingupanumbertogetnodecimal,我们在StackOverflow上找到一个类似的问题: https://stackoverflow.com/questions/1139665

数字IC设计 - 逻辑综合简介与Design Compiler使用(GUI方式)

逻辑综合定义逻辑综合就是将前端设计工程师编写的RTL代码,映射到特定的工艺库上,通过添加约束信息,对RTL代码进行逻辑优化,形成门级网表。约束信息包括时序约束,线载模型约束,面积约束,功耗约束等。逻辑综合的转换过程逻辑综合主要包含以下三个方面:翻译,门级映射,逻辑优化。Synthesis=Translation+GateMapping+LogicOptimizationTranslation:将Verilog或者VHDL代码转换成GTECH网表(通用的网表格式,与工艺库没关系),然后会转换成和工艺库相关的网表设计文件。GateMapping:将GTECH网表文件进行实际门级电路的映射,映射到标