草庐IT

ic_menu_preferences

全部标签

IC面试常考题 Verilog三分频电路设计(占空比50%,三分之一,三分之二)

实现三分频电路最简单的是:利用计数器实现。时序图分析(本人比较懒,平常科研忙,所以直接手画时序图了,懒得用软件画了):直接上图分析:利用计数器每隔三个周期信号翻转一次,同时在不同的计数下翻转得到的同步信号clk_1和clk_2,再利用异或即可实现出一个不同占空比的三分频信号(同样的方法也可扩展到其他奇数分频设计中)。例如占空比50%:moduleDiv_three(inputclk,inputrst_n,outputdiv_three);reg[1:0]cnt;regdiv_clk1;regdiv_clk2;always@(posedgeclkornegedgerst_n)beginif(rs

【IC基础】集成电路设计领域术语缩写及名词解释(字母索引版)

前言:笔者在大三上学习学习《SoC设计导论》时整理的有关集成电路设计领域的常见有英文缩写和对应的名词解释,文中标注的页码均出自《SoC设计方法与实现》这本参考书:目录目录前言:目录ABCCTG(ClockTreeGeneration):时钟树生成DFIJLNPRSTUAASIC(ApplicationSpecificIntegratedCircuit):专用集成电路,是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。ASIC的特点是面向特定用户的需求,ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。*ATPG(Auto

数字IC设计中的握手与反压

数字IC设计中的握手与反压本文的主要目的是介绍清楚数字IC设计中握手和反压的原理和意义如图所示,信号从输入端到A,经过模块A处理后,再送入到B模块进行处理。为了防止B错误读取A中的数据,A与B之间添加了信号Valid,只有当Valid信号为真时,A输出的数据才是有效数据,同时,为了防止B出现问题,A与B之间还加入了一个引脚Ready,B拉高该电平时,表明当前B模块可以接收、处理信号。只有当A送给B的信号有效(Valid为真),B此时做好的准备可以接收A的数据了(Ready为真),此时,数据才被顺利的送入B中,这个过程就叫做‘握手’。如果B没能及时的处理完A送达的数据,就会将Ready拉低,提醒

电子锁语音芯片方案,低功耗声音提示ic,WT588F02B-8S

随着科技的不断发展,电子锁已成为现代社会中,安全性和便利性并存的必备设备。如何为电子锁行业增添智能化、人性化的功能已成为行业内的热门话题。在这个迅速发展的市场中,深圳唯创知音推出了一款语音交互方案——WT588F02B-8S低功耗声音提示芯片,为电子锁行业注入了全新的语音交互体验。相比市面上的语音芯片,WT588F语音ic有以下几点优势:一、低功耗设计WT588F02B-8S是一款专为电子锁设计的语音播报芯片。经过测试WT588F语音芯片待机功耗<5μA,其独特的低功耗设计不仅能够满足电子锁长时间待机的需求,还能够有效延长电池使用寿命,为用户带来更持久的使用体验。无需频繁更换电池,电子锁的运行

IC秋招System Verilog 116道题目及答案

1、求创建完成后 niu2.b的值:classniuniuwwlogicinta=5;logicintb;functionnew(aa=10,bb=20)a=aa;b=bb+10;endfunctionendclassinitialbeginniuniuwwniu1niu2;niu1=new(30);niu2=new(30,40);endA、70B、40C、50D、10答案:C笔记:在这里b为动态变量(默认的class中)因此第一次创建并不会影响第二次创建的值,因此此处为40+102、以下关于断言中使用的符号的含义,说法错误的是:sequenceseq;@(posedegesysclk)$ro

【数字IC手撕代码】Verilog轮询仲裁器|题目|原理|设计|仿真

芯片设计验证社区·芯片爱好者聚集地·硬件相关讨论社区·数字verifier星球四社区联合力荐!近500篇数字IC精品文章收录!【数字IC精品文章收录】学习路线·基础知识·总线·脚本语言·芯片求职·EDA工具·低功耗设计Verilog·STA·设计·验证·FPGA·架构·AMBA·书籍Verilog固定优先级仲裁器一、前言二、题目三、原理四、RTL设计五、Testbench仿真六、仿真分析一、前言本系列旨在提供100%准确的数字IC设计/验证手撕代码环节的题目,原理,RTL设计,Testbench和参考仿真波形,每篇文章的内容都经过仿真核对。快速导航链接如下:1.奇数分频2.偶数分频3.半整数分

【数字IC手撕代码】Verilog轮询仲裁器|题目|原理|设计|仿真

芯片设计验证社区·芯片爱好者聚集地·硬件相关讨论社区·数字verifier星球四社区联合力荐!近500篇数字IC精品文章收录!【数字IC精品文章收录】学习路线·基础知识·总线·脚本语言·芯片求职·EDA工具·低功耗设计Verilog·STA·设计·验证·FPGA·架构·AMBA·书籍Verilog固定优先级仲裁器一、前言二、题目三、原理四、RTL设计五、Testbench仿真六、仿真分析一、前言本系列旨在提供100%准确的数字IC设计/验证手撕代码环节的题目,原理,RTL设计,Testbench和参考仿真波形,每篇文章的内容都经过仿真核对。快速导航链接如下:1.奇数分频2.偶数分频3.半整数分

电力电子转战数字IC——路科MCDF全览(持续更新)

经过两次面试后,对MCDF做一次全面的深入总结。目前进度:硬件部分的node,fifo,寄存器,formatter,MCDF顶层,APB接口,TB接口软件部分的chnl_pkg,fmt_pkg,apb_pkg,mcdf_rgm_pkg,mcdf_pkg目录硬件RTL部分slave_nodeFIFOarbiterparam_def寄存器接口整形器formatter顶层MCDF接口打包信号APB接口tb中的接口tb后续软件部分chnl_pkgfmt_pkgmcdf_rgm_pkgapb_pkgapb_testapb_slave硬件RTL部分slave_node首先是slave_node,就是一开始

电力电子转战数字IC——路科MCDF全览(持续更新)

经过两次面试后,对MCDF做一次全面的深入总结。目前进度:硬件部分的node,fifo,寄存器,formatter,MCDF顶层,APB接口,TB接口软件部分的chnl_pkg,fmt_pkg,apb_pkg,mcdf_rgm_pkg,mcdf_pkg目录硬件RTL部分slave_nodeFIFOarbiterparam_def寄存器接口整形器formatter顶层MCDF接口打包信号APB接口tb中的接口tb后续软件部分chnl_pkgfmt_pkgmcdf_rgm_pkgapb_pkgapb_testapb_slave硬件RTL部分slave_node首先是slave_node,就是一开始

数字 IC 设计、FPGA 设计秋招笔试题目、答案、解析(6)2022 紫光展锐数字芯片提前批笔试

单选题(每题2分共20题)1、一个八位D/A转换器最小电压增量为0.01V,当输10011100时,输出电压为(  )VA.1.28B.1.45C.1.54D.1.56正确答案:D新芯设计:基础计算二进制10011100转换成十进制就是156,“最小电压增量”的意思就是精度,二进制精度等于12、下述概念中不属于面向对象这种编程范畴的是(  )A.对象、消息B.继承、多态C.类、封装D.过程调用正确答案:D新芯设计:这里,面向对象程序设计(ObjectOrientedProgramming,OOP)是一种计算机编程架构。OOP的一条基本原则是计算机程序由单个能够起到子程序作用的单元或对象组合而成