04、Cadence使用记录之器件连接的连线、页内网络、总线、跨页网络、差分、电源（OrCADCaptureCIS原理图）前置教程：01、Cadence使用记录之新建工程与基础操作（原理图绘制：OrCADCaptureCIS）02、Cadence使用记录之创建元器件—原理图和封装（OrCADCaptureCIS）03、Cadence使用记录之超多引脚元器件的快速创建方法（OrCADCaptureCIS）04、Cadence使用记录之器件连接的连线、网络、总线、差分（OrCADCaptureCIS）04、Cadence使用记录之器件连接的连线、页内网络、总线、跨页网络、差分、电源（OrCADCa
1.打开原理图，选中XXX.dsn;2.选择Edit,下拉菜单Browse下Parts进入属性编辑框:3.选择一个要编辑的PartReference,在按Shift,选择部分要编辑的元器件，按键盘Ctrl+E进入编辑界面: 4.选择PartReference，按键盘Ctrl+Insert复制到.txt或者.xls文件，粘贴Ctrl+V快捷键：5.批量修改或者替换属性，修改完按Ctrl+C快捷键复制：6.将复制好的修改属性，按键盘Shift+Insert粘贴会Capture的BrowseSpreadsheet,点击OK保存：.
想要使用英飞凌一款驱动芯片，型号：1EDN7550U，在贸泽等各大网站上都没有找到改元件的spice仿真模型，经过一番摸索，终于找到了。1、首先去芯片官网上查找该元件；找到该元件的spice模型2、下载下来；发现里面是.LIB文件，只能在AD软件中打开，不能在cadence中使用，因此必须转为.olb格式3、开始程序里面，选择CadenceRelease17.2-20164、在下拉菜单里面选择ModelEditor5、点击ModelEditor，弹出的对话框点击“done”6、选择file-》open，选择刚才下载好的.LIB文件7、在orcad中，选择library，然后右击“addfile
Orcad是一个很优秀的原理图工具，orcad支持tcl/tk开发，介绍一下当前本人开发的脚本工具，可用于提高硬件工程师的画图效率。环境准备将压缩包解压到C盘（注意一定要C盘根目录下），C:\Tcltk。如下图所示将上图中tcom这个文件夹剪切到cadence的安装目录下，例如，我的路径是D:\Cadence\Cadence_SPB_16.6-2015\tools\tcltk\8.4\lib将压缩包中Tcltk.tcl这个文件放到cadence的安装目录下的capAutoLoad例如我的路径是D:\Cadence\Cadence_SPB_16.6-2015\tools\capture\tcls
02、Cadence使用记录之创建元器件—器件原理图符号和封装（OrCADCaptureCIS）参考的教程是B站的视频：allegro软件入门视频教程全集100讲前置教程：##01、Cadence使用记录之新建工程与基础操作（原理图绘制：OrCADCaptureCIS）02、Cadence使用记录之创建元器件---原理图和封装（OrCADCaptureCIS）02、Cadence使用记录之创建元器件---器件原理图符号和封装（OrCADCaptureCIS）1创建器件的原理图符号2插入器件和基本元件3创建Homogeneous器件4创建Heterogeneous器件1创建器件的原理图符号这边作
文章目录工程的创建原理图整体设置调用元器件库常用元器件库调用:key:一些元器件库介绍:key:常用元器件搜索名自建元器件库新建元器件库新建元器件绘制元器件管脚设置:key:Homogeneous和Heterogeneous区别其他选型设置元器件绘制自建库的保存原理图绘制同一页面内建立电气互联不同页面内建立电气互联NetAlias与Off-pageConnector区别总线的使用方法镜像备注文本放置PCB封装检查DRC（设计规则检查）:key:DRC检查术语解释创建输出网表生成元件清单BOM表打印原理图快捷键或技巧放大缩小旋转元件元件检索重复放置元件名下划线去除元件管脚修改Edit-brows
OrCAD仿真是通过内置的仿真软件Pspice来实现的。新建仿真工程新建工程，依次选择OrCADCaptureCIS这一步如果以前选过并勾选默认了，那后面就不弹出来了。AnalogorMixedA/D之后弹出这个可以根据实际情况来选择，这里先选创建一个空白工程吧。绘制电路先绘制一个简单的电路，用于仿真。比如：新建仿真文件PSpice-NewSimulationProfile，或者左侧的快捷按钮，均可创建一个仿真文件。命名选择PSpiceA/D 点击OK后进行仿真设置再设置起始时间、终止时间、步长等参数。点击确定回到目录就可以看到多了个仿真文件同时，这些图标功能也被激活这一行亮的图标，从左到右分
CadenceOrCAD：NetGroup使用软件版本：16.6-S062，装过一个Hotfix，因为早期版本中文显示有重叠的问题。先看一个从来没用过的功能：NetGroup。据说是16.6之后的版本才有？总而言之，是总线的一种扩展，可以把任意名称的网络放进去的一种：单个信号、总线、其他NG。给我的感觉是类似c语言的结构体，可以装进去各种类型的变量，也可以装其他结构体。NG的特点是可以组合各种不同名称的网络，而不必像总线一样要求名称像Data[0..31]一样保持一致。2023.5.12更新：找到一个demo板的原理图使用了netgroup，可以参考：BRD4001a例子随便准备了一个原理图来
以下是ORCAD自带库文件的说明，路径：Cadence\Cadence_SPB_16.6\tools\capture\library1’AMPLIFIER.OLB共182个零件，存放模拟放大器IC，如CA3280，TL027C，EL4093等。2’ARITHMEtiC.OLB共182个零件，存放逻辑运算IC，如TC4032B，74LS85等。3’ATOD.OLB共618个零件，存放A/D转换IC，如ADC0804，TC7109等。4’BUSDRIVERTRANSCEIVER.OLB共632个零件，存放汇流排驱动IC，如74LS244，74LS373等数字IC。5’CAPSYM.OLB共35个零
前言 作为一份规范的原理图文件，必须要有TitleBlock，一般是在右下角的原理图信息，包括标题，图纸尺寸，设计师，时间，页码等等。这里需要两个操作：一、批量修改TitleBlock的信息二、批量修改TitleBlock模板一、批量修改TitleBlock的信息 当我们设计完原理图以后，可以批量设置此标题栏信息。方法如下：一：鼠标点击第一页，然后按住shift，再点击最后一页，可以全选所有页面。 二：然后点击Edit，>Browse>TitleBlocks三：默认点击确定： 此时会弹出所有包含TitleBlocks的页面：四：按照上面办法选择所有页面，然后Edit > prope
