文章目录一.PLLPLL介绍PLL的IP核调用PLL仿真二.RAMRAM介绍RAM的IP核调用（单时钟）RAM仿真（单时钟）RAM的IP核调用（双时钟）RAM仿真（双时钟）三.FIFOFIFO介绍FIFO的IP核调用（读写共用时钟）FIFO仿真（读写共用时钟）FIFO的IP核调用（读50MHZ时钟，写时钟100MHZ时钟）FIFO仿真（读50MHZ时钟，写时钟100MHZ时钟）一.PLLPLL介绍PLL全称PhaseLockedLoop，也就是锁相环，是一种反馈控制电路。PLL对时钟网络进行系统级的时钟管理和偏移控制，具有时钟倍频、分频、相位偏移和可编程占空比的功能。PLL一般由模拟电路所实现
报错现象Quartus工程编译完成后，时常会出现报错警告：Warning(18236):Numberofprocessorshasnotbeenspecifiedwhichmaycauseoverloadingonsharedmachines. SettheglobalassignmentNUM_PARALLEL_PROCESSORSinyourQSFtoanappropriatevalueforbestperformance.报错分析翻译成中文为：警告（18236）：尚未指定处理器数量，这可能会导致共享计算机过载。将QSF中的全局分配NUM_PARALLE_PROCESSORS设置为适当的值
报错现象Quartus工程编译完成后，时常会出现报错警告：Warning(18236):Numberofprocessorshasnotbeenspecifiedwhichmaycauseoverloadingonsharedmachines. SettheglobalassignmentNUM_PARALLEL_PROCESSORSinyourQSFtoanappropriatevalueforbestperformance.报错分析翻译成中文为：警告（18236）：尚未指定处理器数量，这可能会导致共享计算机过载。将QSF中的全局分配NUM_PARALLE_PROCESSORS设置为适当的值
前言使用Quartus17.1时，难免会需要调用ip核，目前我会使用的有2种方法，一是通过platform生成qsys文件调用，二是IP Catalog生成inst.v文件调用，第一种方法的使用请（戳我【后续会写】），下面详细记录第二种方法的使用（以PLL为例，这是一个分频、倍频的ip核）。调用ip核生成inst.v打开IP Catalog面板如果是第一次使用或者把IPCatalog关掉的后想打开，如下图所示，在工具栏中的Tools里面点击IPCatalog就可以在工程的右侧看到IPCatalog控制面板了调用PLL的ip核如下图所示，在输入栏中输入需要使用的ip核的全称或者缩写PLL，选择对
fpga环境配置问题问题描述：安装quartusII13.0时，使用破解器生成licence.dat文件时，提示了大致如下内容：提示框的标题是sys_cpt.dll。显示问题：该文件正在使用。。。。（注意不是某些人遇到的未找到sys_cpt.dll未被找到）请在检查确保破解器正确安装在对应的bin/bin64目录下无效后再寻找其他的破解对策。失败的解决过程：请在检查确保破解器正确安装在对应的bin/bin64目录下无效后再寻找其他的破解对策。生成的licence的两个xxx都要替换成nicid，这个nicid推荐最稳定的地址，在命令行中ipconfig可以看到。但是仍然不行。跟随的教程是使用的
fpga环境配置问题问题描述：安装quartusII13.0时，使用破解器生成licence.dat文件时，提示了大致如下内容：提示框的标题是sys_cpt.dll。显示问题：该文件正在使用。。。。（注意不是某些人遇到的未找到sys_cpt.dll未被找到）请在检查确保破解器正确安装在对应的bin/bin64目录下无效后再寻找其他的破解对策。失败的解决过程：请在检查确保破解器正确安装在对应的bin/bin64目录下无效后再寻找其他的破解对策。生成的licence的两个xxx都要替换成nicid，这个nicid推荐最稳定的地址，在命令行中ipconfig可以看到。但是仍然不行。跟随的教程是使用的
1.连接好JTAG线，点击烧写按钮2.选择USB串口3.生成jic文件，点击File-CoventProgrammingFile...-根据芯片型号选择正确的 4.删除旧版本程序，添加新版程序4. 勾选前两项
一、说明实现平台：Quartus17.1、MATLAB2021a和ModelsimSE-6410.4二、内容1.产生一个完整周期的正弦波信号，并保存为*.mif文件;2.设计一个ROM，将正弦波信号文件初始化如该ROM中；3.设计一正弦波信号发生器，按照读取步长，产生频率可变的正弦波信号；4.编写测试文件，通过modelsim查看波形。三、步骤（1）设计要求 要求设计一个可变频率的正弦波产生器，主要参数为：50MHz的主时钟clock，低电平有效复位，reset；输出正弦波，8位输出；通过改变读地址的步进值，使输出的正弦波频率可变。（2）设计思路 采用top_down设计思想，将正弦波产
一、说明实现平台：Quartus17.1、MATLAB2021a和ModelsimSE-6410.4二、内容1.产生一个完整周期的正弦波信号，并保存为*.mif文件;2.设计一个ROM，将正弦波信号文件初始化如该ROM中；3.设计一正弦波信号发生器，按照读取步长，产生频率可变的正弦波信号；4.编写测试文件，通过modelsim查看波形。三、步骤（1）设计要求 要求设计一个可变频率的正弦波产生器，主要参数为：50MHz的主时钟clock，低电平有效复位，reset；输出正弦波，8位输出；通过改变读地址的步进值，使输出的正弦波频率可变。（2）设计思路 采用top_down设计思想，将正弦波产
一、开发工程1.新建工程选择一个路径作为工程存放位置，然后在工程文件夹创建4个子文件夹，分别命名为：doc、par、rtl和sim。doc文件夹用于存放项目相关的文档，par文件夹用于存放Quartus软件的工程文件，rtl文件夹用于存放源代码，sim文件夹用于存放项目的仿真文件。打开Quartusii软件，在菜单栏上选择【File】→【NewProjectWizard…】来新建一个工程， 新建工程向导说明页面如图 在“Introduction”介绍页面中，我们可以了解到在新建工程的过程中要完成以下五个步骤： 1、工程的命名以及指定工程的路径；2、指定工程的顶层文件名3、添加已经存在的设计文件
