PHY芯片通常带有回环（Loopback）功能，用于PHY通信链路的测试。本文主要讨论三种常用PHY芯片的回环功能，并使用Broadcom的B50612D芯片进行PHY回环测试。目录1常见PHY的回环功能1.1KSZ90311.2RTL82111.3B50610/B506122PHY回环测试1常见PHY的回环功能1.1KSZ9031 KSZ9031 芯片支持以下两种回环模式：Local(digital)loopback，本地(数字)回环Remote(analog)loopback，远端(模拟)回环 本地(数字)回环模式用于检查MAC和PHY之间的发送与接收数据链路，
I.MX6ULL网络外设设备树 I.MX6ULL有两个10/100M的网络MAC外设，因此I.MX6ULL网络驱动主要就是这两个网络MAC外设的驱动。这两个外设的驱动都是一样的，我们分析其中一个就行了，首先肯定是设备树，NXP的I.MX系列SOC网络绑定文档为Documentation/devicetree/bindings/net/fsl-fec.txt，此绑定文档描述了I.MX系列SOC网络设备树节点的要求。①、必要属性 compatible：这个肯定是必须的，一般是“fsl,-fec”，比如I.MX6ULL的compatible属性就是"fsl,imx6ul-fec",和"fsl,i
前两天公司做了个新板子，ZYNQ7035+RTL8211E，拿给我测，于是写逻辑代码测试一下数据回环，没想到电脑端网络适配器一直显示是百兆网。查了多方原因，差点想手动配置寄存器了，但是想想又觉得不对，FPGA逻辑驱动以太网PHY芯片是不用配置寄存器的，只要PHY芯片外部引脚上下拉正常就行。于是我一个写代码的查起了硬件，果然，PHY芯片1.05V电压输出端有个电感，变成磁珠了，这肯定不行啊，虽然电压是稳定的，但是磁珠电流太小，遂换成2.2uh电感，顺利解决问题。电脑终于协商为千兆网了。（做硬件的一定要仔细啊）原理图局部如下：就是图中的BF15磁珠换成2.2uh电感。 类似的，大家做硬件一定要检查
最近调试了一个硬件千兆以太PHY的问题，记录一下。问题现象描述：两块Atlas200板卡，上电后，ping不通，但是插网线连接电脑的话，电脑能识别这个网卡，所以感觉还是MAC和PHY之间的通信出了问题。一块板卡用的是RTL8211，另一块是YT8521SH，两个PHY芯片是封装完全兼容的。 实施步骤：1.先测量外部的25Mhz晶振，正常 2.测量PHY芯片的核压，1V/1.2V，正常.顺便说一下，这个核压是一个DC-DC电路，外部的的电感和电容需靠近芯片布局，否则会出现电压不正常现象。 3.接口为1.8V，不正常，经过排查发现是配置电压不对，修改后正常。心得：之
阿里云服务器CPU处理器IntelXeon(IceLake)Platinum8369B，基频2.7GHz，全核睿频3.5GHz，计算性能稳定。目前阿里云第七代云服务器ECS计算型c7、ECS通用型g7、内存型r7等规格均采用该款CPU。IntelXeon(IceLake)Platinum8369BIntelXeon(IceLake)Platinum8369B处理器第三代Intel®Xeon®可扩展处理器（IceLake），基频2.7GHz，全核睿频3.5GHz，计算性能稳定。目前采用该款CPU的云服务器有：IntelXeon(IceLake)Platinum8369BRDMA增强型实例规格族c
在使用ZYNQ或者FMQL的以太网时都需要在VivadoBD中勾选Enet0/1,最好也勾选上UART0/1。如果就使用这两个外设就可是直接生成bit然后导出硬件启动SDK了。SDK建立工程中有以太网相关的工程，选用最简单的即可如下图。使用这个工程除了选Enet还要选用串口，否则工程无法建立。建立工程后进入工程main函数,可配置物理地址，取消DHCP可配置IP地址，,如下图。若新板卡硬件设计和制板没问题，就这个程序运行后，可用PC端ping通该板卡。这就是最简单判断以太网是否正常的例子。若通讯异常可单步调试该工程首先排查MDIO是否正常。该工程首先会遍历MDIO地址从0-31依次扫描。然后再
PMA和PCS模块用于处理PHYpackets。PMA:PhysicalMediumAttachmentPMA在串行通道上接收和传输高速串行数据，串行化/去串行化、时钟数据恢复等功能，以及连续时间线性均衡器（CTLE）、判决反馈均衡器（DFE）和传输均衡等模拟前端功能。。PCS:PhysicalCodingSublayerPCS充当PMA和PCIe控制器之间的接口，并执行数据编码和解码、加扰和解扰、块同步等功能。参考资料：1.F-TileAvalon®StreamingIntel®FPGAIPforPCIExpress*UserGuide2.ProposalforanInitialdrafto
目录1、前言2、我这里已有的UDP方案3、详细设计方案4、vivado工程详解5、上板调试验证并演示6、福利：工程代码的获取1、前言目前网上的fpga实现udp基本生态如下：1：verilog编写的udp收发器，但不带ping功能，这样的代码功能正常也能用，但不带ping功能基本就是废物，在实际项目中不会用这样的代码，试想，多机互联，出现了问题，你的网卡都不带ping功能，连基本的问题排查机制都不具备，这样的代码谁敢用？2：带ping功能的udp收发器，代码优秀也好用，但基本不开源，不会提供源码给你，这样的代码也有不足，那就是出了问题不知道怎么排查，毕竟你没有源码，无可奈何；3：使用了Xili
什么是GTHGTH是XilinxUltraScale系列FPGA上高速收发器的一种类型，本质上和其它名称如GTP,GTX等只是器件类型不同、速率有差异；GTH最低速率在500Mbps，最高在16GbpsCoaXpressHost/DeviceIP均需要用到厂商的GT收发器模块，因此这里写一篇笔记作为开发记录GTH的特性physicalcodingsublayer(PCS)是Xilinx高速收发器的最顶层.PCS（PhysicalCodingSublayer）层是数据链路层中的一个子层，位于物理层和MAC（MediaAccessControl）层之间。它是在数据链路层中的一个组成部分，用于实现物
PHY芯片IP101GR文章目录PHY芯片IP101GR1.预备知识2.IP101GR简介3.IP101GR基于RMII接口的PCB设计重点解析3.1时钟设置3.2.led灯设计3.3.PHY芯片地址设置4.pcb设计5.寄存器描述6.附加：IP101GR和GD32F450引脚连接情况1.预备知识接上文《GD32F450以太网(1):ETH外设接口简介》介绍了嵌入式以太网接口。《GD32F450以太网(2-1):PHY芯片LAN8720A介绍》介绍了LAN8720A本文介绍另外一款PHY芯片IP101GR，支持MII接口或RMII接口，可代替市场上LAN8710A/LAN8720A/KSZ80
