草庐IT

2024中国信通院ICT深度观察报告会 | 政企数字化转型论坛在京召开

2023年12月21日下午,由中国信息通信研究院(以下简称“中国信通院”)主办的“2024中国信通院ICT深度观察报告会|政企数字化转型分论坛”在北京召开。本次论坛中,发布了《政务数据云发展与应用白皮书(2023)》,成立了“政务大模型推进中心”,预热第三届“鼎新杯”数字化转型应用大赛,并针对政企数字化转型密切相关的央国企数字化转型、业务数字化、数字化平台建设、云边端一体化、政企信创以及数字政府等领域分享了最新标准及相关实践,深度展望我国政企数字化转型发展趋势。中国通信企业协会副秘书长赵俊湦、中国信通院云计算与大数据研究所所长何宝宏出席会议并致辞。中国通信企业协会副秘书长赵俊湦致辞赵俊湦表示,

首批!天翼云大数据平台率先通过信通院无服务器架构大数据平台测试

近日,天翼云大数据平台顺利完成中国信通院无服务器(Serverless)架构大数据平台测试,成为首批通过该测试的单位之一。本次测试依据《基于无服务器(Serverless)架构的大数据平台技术要求》展开。该要求是中国信通院云计算与大数据研究所依托中国通信标准化协会大数据技术标准推进委员会(CCSATC601),联合大数据产业甲方用户与头部企业参与编制的技术标准,覆盖资源调度、数据应用、应用管理三大能力域。天翼云大数据平台在各方面均达到标准要求,充分展现了产品在无服务器架构下的能力与优势。天翼云大数据平台是基于云原生技术打造的,集资源、服务、任务、应用等多层级运维管理于一身的服务平台。在技术路线

北邮22级信通院数电:Verilog-FPGA(12)第十二周实验(1)设计一个汽车尾灯自动控制系统

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章,请访问专栏:北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客 目录一.题目要求二.代码部分2.1 car_system.v 2.2 divide.v三.管脚分配四.实现效果一.题目要求设计一个汽车尾灯自动控制系统,要求根据汽车行驶状态自动控制汽车尾灯:直行:尾灯不亮;右转:右侧尾灯亮而且按秒闪烁,左侧尾灯不亮;左转:左侧尾灯亮而且按秒闪烁,右侧尾灯不亮;临时停车或者故障:两侧尾灯同时闪烁;注:用三色LED代码表左右汽车尾灯,用拨码开关控制汽车行驶状态没还可以考虑用七

北邮22级信通院数电:Verilog-FPGA(11)第十一周实验(2)设计一个24秒倒计时器

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章,请访问专栏:北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分1.1 counter_24.v1.2 divide.v1.3 debounce.v二.管脚分配三.实验效果一.代码部分1.1 counter_24.vmodulecounter_24( inputclk,rst,hold, output[8:0]seg_led_1, output[8:0]seg_led_2, outputreg[7:0]led); wireclk_lh; wirehold

北邮22级信通院数电:Verilog-FPGA(11)第十一周实验(1)用JK触发器实现8421码十进制计数器

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章,请访问专栏:北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分1.1 JK_8421.v1.2 JK_ff.v1.3 debounce.v二.管脚分配三.实验效果一.代码部分1.1 JK_8421.vmoduleJK_8421( inputclk,rst,btn,set, output[3:0]Q, output[8:0]seg_led); reg[8:0]seg[9:0]; debouncedebounce_1 ( .clk(clk), .rs

亚信科技AntDB数据库完成中国信通院数据库迁移工具专项测试

近日,在中国信通院“可信数据库”数据库迁移工具专项测试中,湖南亚信安慧科技有限公司(简称:亚信安慧科技)数据库数据同步平台V2.1产品依据《数据库迁移工具能力要求》、结合亚信科技AntDB分布式关系型数据库产品,成为首款完成标准所规定的测试产品。测试过程依据标准在基础功能、数据库对象迁移能力、数据迁移能力、数据校验能力以及迁移评估能力五大能力域的相关要求。测试结果表明,该产品在数据库迁移工具功能完备性、易用性、通用性等方面均符合标准要求。中国信通院云计算与大数据研究所依托中国通信标准化协会大数据技术标准推进委员会(CCSATC601),联合亚信科技(中国)有限公司、湖南亚信安慧科技有限公司等3

北邮22级信通院数电:Verilog-FPGA(9)第九周实验(3)实现一个具有清零功能的按键计数器,对按键进行计数并显示

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章,请访问专栏:北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客 目录一.代码部分1.1counter.v1.2debounce.v二.管脚分配三.实现效果一.代码部分1.1counter.vmodulecounter( inputclk, inputrst, inputbutton_1, inputbutton_2, output[8:0]seg_1, output[8:0]seg_2); reg[8:0]seg[9:0]; wirekey_pulse_1; wir

北邮22级信通院数电:Verilog-FPGA(10)第十周实验 实现移位寄存器74LS595

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章,请访问专栏:北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分 二.管脚分配三.实现过程讲解及效果一.代码部分shift_register.vmoduleshift_register( inputclk,DS,OE,MR, inputwireST_CP, outputreg[7:0]out=8'b1111_1111, outputregQ7=1'b1); always@(posedgeclk) begin if(!MR) begin

北邮22级信通院数电:Verilog-FPGA(9)第九周实验(4)实现寄存器74LS374

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章,请访问专栏:北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客 目录一.代码部分1.1reg_74LS374.v 1.2reg_LS374_tb.v二.仿真测试效果一.代码部分1.1reg_74LS374.vmodulereg_74LS374( input[7:0]D_in, inputclk, outputreg[7:0]D_out);always@(posedgeclk) beginD_out 1.2reg_LS374_tb.v`timescale1ns/1ps

北邮22级信通院数电:Verilog-FPGA(9)第九周实验(2)实现下降沿触发的JK触发器(带异步复位和置位功能)

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章,请访问专栏:北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客 目录​编辑一.代码部分1.1JK.v1.2JK_tb.v二.仿真结果一.代码部分1.1JK.vmoduleJK( inputclk, inputJ, inputK, inputset, inputreset, outputregq);always@(negedgeclkornegedgeresetornegedgeset) begin if(!reset) //异步清零 begin q1