随着各行业数字化的快速发展，企业的业务运作、经营管理越来越依赖于云原生系统的可靠运行。信息系统服务的连续性,业务数据的完整性、正确性、有效性会直接关系到企业的生产、经营与决策活动。一旦因自然灾害、设备故障或人为因素等引起信息数据丢失和云原生业务处理中断，会造成巨大的经济损失和声誉损害。因此,如何确保服务的可靠性与连续性、提升服务水平，是企业信息系统建设面临的重要课题之一。在云原生时代，分布式架构、自动化部署大大提升了系统的复杂性，这使得传统灾备方案不能精准反应云原生灾备业务需求，造成不必要的网络、存储投资浪费。同时，不断加深的技术栈，也将导致传统灾备方案无法满足云原生应用灾备需求。同创永益CN
本原创教程由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处适用于板卡型号：紫光同创PGL50H开发平台（盘古50K）一：盘古50K开发板（紫光同创PGL50H开发平台）简介盘古50K开发板（紫光同创Logos系列PGL50H关键特性评估板）采用核心板+扩展板的结构，并使用高速板对板连接器进行连接。核心板由FPGA+2颗DDR3+Flash+电源及复位构成，承担FPGA的最小系统运行及高速数据处理和存储的功能。FPGA选用紫光同创40nm工艺的FPGA（logos系列：PGL50H-6IFBG484）。PGL50H和DDR3之间的数据交互时钟频率最高到400MHz，2
文章目录背景介绍逻辑方案性能测试软件驱动相关帖子技术交流背景介绍 近年来，国产FPGA厂商发展迅速，紫光同创、安路等公司已经量产28nm、几k~几百k的FPGA逻辑芯片，在自主可控的大环境下，国产FPGA厂商给了我们一个更优的选择。虽然，国产FPGA厂商在芯片逻辑资源、工艺、eda工具等方面取得长足进步，但是在IP生态上仍然有很长的路要走。在此之前，FPGA开发者需要自己独立开发一些官方不能提供的IP，虽然道阻且长，但是在此过程中我们可以学到更多知识，掌握更多设计技巧。 本文简要介绍基于紫光同创Titan2系列PG2T390H芯片的链式DMA控制器实现框架，该架构支持多通道，每个通
本原创教程由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处 适用于板卡型号：紫光同创PGL22G开发平台（盘古22K）一：盘古22K开发板（紫光同创PGL22G开发平台）简介盘古22K开发板是基于紫光同创Logos系列PGL22G芯片设计的一款FPGA开发板，全面实现国产化方案，板载资源丰富，高容量、高带宽，外围接口丰富，不仅适用于高校教学，还可以用于实验项目、项目开发，一板多用，满足多方位的开发需求。二：实验目的MES22GP开发板集成了一路USB转串口模块，采用的USB-UART芯片CP2102,USB接口采用USBTypeC接口，可以用一根USBTypeC线连
本原创教程由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处 一、软件简介PangoDesignSuite是紫光同创基于多年FPGA开发软件技术攻关与工程实践经验而研发的一款拥有国产自主知识产权的大规模FPGA开发软件，可以支持千万门级FPGA器件的设计开发。该软件支持工业界标准的开发流程，可实现从RTL综合到配置数据流生成下载的全套操作。二、支持平台三、软件安装一般地，将软件安装在C:\pango\PDS_2022.1；（此为默认安装路径）。软件安装完成后，会在桌面以及程序菜单中添加快捷方式PangoDesignSuite2022.1；在程序菜单PangoDesig
2023INNOCHINA中国产业创新大会-金融科技创新论坛于2023年5月10日在北京大学中关村新园召开。本次金融科技创新论坛由北大创新评论主办，同创永益受邀参加。来自银行、保险、证券等金融行业的多位专家、学者齐聚大会现场，共同探讨金融科技发展新趋势、金融科技建设等相关问题，为金融科技高质量发展建言献策。北大创新评论执行主编谢艳为活动致辞：数智化转型给金融行业发展带来了一些潜在可能，在服务创新驱动实体经济的时候，金融行业是否可以管理未知的风险也尤为重要。新一代的技术变革，将让金融机构再次站上新跑道，带来行业经营模式的结构性变化，市场的竞争程度与价值增长同时倍增。北大创新评论执行主编谢艳北京大
这段时间一直忙着工作项目的事情，今天终于抽出时间，分享一下紫光同创DDR3IP的仿真经验~目录1搭建仿真环境1.1编写激励文件1.2自动化仿真2DDR3写操作仿真3DDR3读操作仿真1搭建仿真环境1.1编写激励文件 仿真激励文件需要包含以下四个部分：（1）时钟定义 DDR3IP需要一个50MHz的参考时钟，这个时钟频率与前面DDR3IP配置阶段的设定值是一致的。如果系统PLL的输入时钟频率也是50MHz，那么这两个时钟可以是同一个。（2） 顶层实体 顶层实体其实就是你设计的顶层模块，没什么特殊的。（3）DDR3仿真模型 DDR3仿真模型存放在IP核的ex
这段时间一直忙着工作项目的事情，今天终于抽出时间，分享一下紫光同创DDR3IP的仿真经验~目录1搭建仿真环境1.1编写激励文件1.2自动化仿真2DDR3写操作仿真3DDR3读操作仿真1搭建仿真环境1.1编写激励文件 仿真激励文件需要包含以下四个部分：（1）时钟定义 DDR3IP需要一个50MHz的参考时钟，这个时钟频率与前面DDR3IP配置阶段的设定值是一致的。如果系统PLL的输入时钟频率也是50MHz，那么这两个时钟可以是同一个。（2） 顶层实体 顶层实体其实就是你设计的顶层模块，没什么特殊的。（3）DDR3仿真模型 DDR3仿真模型存放在IP核的ex
一、多智能体系统的探究与相关教学难点多智能体系统(Multi-AgentSystem，MAS)是由多个具备一定感知和通信能力的智能体组成的集合，该系统可以通过无线通信网络协调一组智能体的行为(知识、目标、方法和规划)，以协同完成一个任务或是求解问题，各个单智能体可以有同一个目标，也可以有多个相互作用的不同目标，它们不仅要共享有关问题求解方法的指示，而且要就单智能体间的协调过程进行推理。多智能体理论的应用研究开始于20世纪80年代中期，近些年呈明显增长的趋势。尤其是近10年来，智能体和多智能体系统理论与技术频繁出现在大量应用系统设计中，对智能体的研究已成为自动化类学科的一个热点。随着多智能体系统
DDR3是一种大容量的存储器件，采用了预取技术和双边沿采样技术，以实现高速数据存储与读取，在视频处理中可以用来缓存1 帧或多帧图像。目录一、紫光DDR3IP的安装二、紫光DDR3IP的配置三、DDR3IP的使用3.1DDR3写操作3.2DDR3读操作一、紫光DDR3IP的安装 在PangoDesignSuit中，选择Tools->IPCompiler，菜单栏选择File->Update...，在弹出来的窗口中点击AddPackages，选择iar文件。 勾选IP，点击Install。 左侧IP列表中出现LogosHMEMC(1.0)就说明安装完成了。二、紫光D
