3月7日，火山引擎在成都举办西南地区首场公共云·城市分享会活动。本次分享会以“乘云·向未来”为主题，邀请众多技术专家，共话企业规模化用云实践及AI创新实践，探索“云+AI”发展新风向，为西南地区企业数字化、智能化升级提供产品技术服务。火山引擎“云+AI”双轮技术 为西南地区企业发展注入强劲驱动力当前，西南地区作为我国重要的经济增长极之一，正在不断加大投入力度，积极抢抓发展机遇，努力在培育新兴产业和未来产业上取得更大突破。值得关注的是，西南地区云计算市场规模呈高速增长态势，“人工智能+”产业规模逐渐扩大，游戏、互联网、制造、金融等各行业企业的数智化转型意愿也日渐加强，整体展现出了强劲的发展势头和

一、计算/设计过程说明：本实验是验证性实验，计算预测验证结果。是设计性实验一定要从系统指标计算出元件参数过程，越详细越好。用公式输入法完成相关公式内容，不得贴手写图片。（注意：从抽象公式直接得出结果，不得分，页数可根据内容调整）（1）激励表现态输入次态输出双稳输入QnEFQn+1SJK000000x001010x010010x011101x10001x110110x011010x011111x0 设计思路：根据书上的提示，设计出三个组合电路的原理图，然后将其组合起来，根据四位右移寄存器的特点，和输出结果与输入结果的激励方程，可以设计出相应的转换方程和输出方程，最终将其组合起来。二、画出并填写实

实验目的1、掌握基本RS触发器、集成D触发器和JK触发器的逻辑功能及测试方法。2、熟悉D触发器和JK触发器的触发方法。3、熟悉用JK和D触发器构成其他功能触发器的方法。4、学会用FPGA实现本实验内容。实验原理1、D触发器Qn+1=D2、JK触发器  3、RS触发器程序清单（每条语句必须包括注释或在开发窗口注释后截图）提示：多个设计按以下格式（打印时删除）（1）D触发器原理代码moduled_chufa11(inputrst,clk,d,set,outputregq,outputwireqb);assignqb=~q;always@(posedgeclkornegedgerstornegedg

一、实验目的基于网络设备模拟软件，学习和使用路由器的各种基本配置与验证命令，学习和使用路由器的静态路由、RIP、OSPF路由协议配置。二、实验环境使用RouterSimNetworkVisualizer软件来模拟网络设备与网络环境；主机操作系统为windows。三、实验内容1、路由器名称及密码配置2、路由器配置保存、删除和重启3、路由器接口的IP地址，二层协议配置4、静态路由的配置5、RIP动态路由配置6、OSPF动态路由配置四、实验步骤4.1RouterSim软件的基本资料熟悉1）安装RouterSimNetworkVisualizer6.0（需破解，严格按照软件安装说明来操作）；2）学习《

一、实验目的1.进一步理解用中规模集成计数器构成任意进制计数器的原理。2.了解计数器的简单应用。3.进一步学习与非门和译码显示器的使用方法。4.学会用FPGA实现本实验内容。二、实验原理简单秒表可暂停、复位秒表 三、程序清单（每条语句必须包括注释或在开发窗口注释后截图）原理代码moduleclock_y#(parameterWIDTH=24,parameterN=12000000)(inputwireclk,rst,inputwirekey,outputwire[8:0]segment_led_1,segment_led_2);reg[7:0]cnt;regflag;

一、计算/设计过程说明：本实验是验证性实验，计算预测验证结果。是设计性实验一定要从系统指标计算出元件参数过程，越详细越好。用公式输入法完成相关公式内容，不得贴手写图片。（注意：从抽象公式直接得出结果，不得分，页数可根据内容调整）设计思路：抢答器能正常运行的前提是主持人按下允许装置上的允许抢答装置，为实现这一功能需要将主持人的开关接到4D触发器的复位端。为实现当其中一位选手抢答成功后，其他选手不能继续抢答的功能，因此需要将输出端的反相端口通过门电路与多谐振荡器建立关系，在连接到CP时钟脉冲源端口，以实现功能。二、画出并填写实验指导书上的预表无三、画出并填写实验指导书上的虚表无四、粘贴原理仿真、工

一、实验目的1、掌握基于Verilog语言的diamond工具设计全流程。2、熟悉、应用VerilogHDL描述数字电路。3、掌握VerilogHDL的组合和时序逻辑电路的设计方法。4、掌握“小脚丫”开发板的使用方法。二、实验原理三、程序清单（每条语句必须包括注释或在开发窗口注释后截图）逻辑代码：moduletotal_sum(inputwirerst,y,k,outputwiresum,outputreg[3:0]led);wiree,f,s,q;regh;assignf=y;assigns=e^f^q;assignsum=s;always@(negedgekornegedgerst)   

一、实验目的进一步掌握D触发器，分频电路，多谐振荡电器，CP时钟脉冲元等单元电路的设计。二、实验原理 三、程序清单（每条语句必须包括注释或在开发窗口注释后截图）逻辑代码：modulecontend(      inputwireclk,rst,start,      inputwire[3:0]k,      outputreg[3:0]led);always@(posedgeclkornegedgerst)      begin                          if(!rst)                    led[3:0]=4'b1111;            

一、实验目的1.掌握泛型程序设计概念；2.掌握vector、deque、list容器使用方法；3.了解set、map容器使用方法。二、实验任务1.分析完善以下程序，理解vector容器使用方法：#include__#includevector>_______//补充vector模板头文件usingnamespacestd;voidmain(){ vectorint>a(10,1);//初始化容器，开辟10个单位空间·元素初始化为1 inti;cout"初始化变量" for(inti=0;i//容器长度a.size(){  __a[i]=(i+1)*2;______//给容器a中元素重新赋值 }

一、实验目的1.熟悉文件的基本操作；2.在类中添加打开文件、保存文件、读取文件等处理函数；二、实验任务1.分析完善程序：主函数创建一个文件对象，每次打开文件，在其尾部添加数据。如果文件不存在，则新建该文件。请将空白处需要完善的功能补充完整。#include#include//调用文件类库文件usingnamespacestdintmain(){   std::ofstreamfout(“fang.txt”,ios::app);//使用构造函数创建对象并打开文件  ____________________//以另外一种方式创建对象并打开，即调用open函数   fout   __________