9.6.3微控制器级技术解决噪声问题的最佳途径在源头。9.6.3.1多时钟和接地去耦电容：1、容量应足够大以在转换时间内提供所需的电流。2、应足够小以使时钟频率小于电容的谐振频率。还应遵守：1、所有电源/地线对中尽可能是均衡电流。2、除ESD保护外，应避免在内部连接电源引脚和接地引脚。3、芯片上使用独立的电源-地线对来把有噪声的电路和敏感电路隔离开。9.6.3.2消除竞态条件竞态条件定义了一种条件，即：器件输出取决于输入端两个或多个事件，导致设备输出的转换。这就额外增加了系统噪声。9.6.3.3降低系统速度降低系统工作频率至绝对值最小值。9.6.3.4驱动器规格驱动器对于负载充电的速度快于负载
9.6.3微控制器级技术解决噪声问题的最佳途径在源头。9.6.3.1多时钟和接地去耦电容：1、容量应足够大以在转换时间内提供所需的电流。2、应足够小以使时钟频率小于电容的谐振频率。还应遵守：1、所有电源/地线对中尽可能是均衡电流。2、除ESD保护外，应避免在内部连接电源引脚和接地引脚。3、芯片上使用独立的电源-地线对来把有噪声的电路和敏感电路隔离开。9.6.3.2消除竞态条件竞态条件定义了一种条件，即：器件输出取决于输入端两个或多个事件，导致设备输出的转换。这就额外增加了系统噪声。9.6.3.3降低系统速度降低系统工作频率至绝对值最小值。9.6.3.4驱动器规格驱动器对于负载充电的速度快于负载
5.6在寄存器传输级降低功耗RTL完成时80%的功耗就已经确定，后端不能解决所有功耗问题。综合前RTL阶段就应讲与功耗有关的所有问题解决。5.6.1状态机编码与解码格雷码在相邻状态转换时仅有一位发生变化，消耗能量更少。此外格雷码编码的状态机也消除了依赖于状态的组合等式中存在毛刺的风险。 若使用别的编码风格，仍可以通过让翻转频率最高的状态有最少的翻转位数，降低功耗。另一种方法：把FSM和STG（状态转移图）分解成两个，若两个子FSM之间没有转换发生，那么只有一个FSM需要供给时钟。5.6.2二进制数表示法某些应用中，有符号数在切换过程中比补码更有优势。 某些只使用积分器求和的应用，补码在0-
5.6在寄存器传输级降低功耗RTL完成时80%的功耗就已经确定，后端不能解决所有功耗问题。综合前RTL阶段就应讲与功耗有关的所有问题解决。5.6.1状态机编码与解码格雷码在相邻状态转换时仅有一位发生变化，消耗能量更少。此外格雷码编码的状态机也消除了依赖于状态的组合等式中存在毛刺的风险。 若使用别的编码风格，仍可以通过让翻转频率最高的状态有最少的翻转位数，降低功耗。另一种方法：把FSM和STG（状态转移图）分解成两个，若两个子FSM之间没有转换发生，那么只有一个FSM需要供给时钟。5.6.2二进制数表示法某些应用中，有符号数在切换过程中比补码更有优势。 某些只使用积分器求和的应用，补码在0-
这一节就大致浏览一下，不细看了。9.6减少EMC/EMI的技术三个方法：1、在源头抑制发射。2、耦合路径尽可能低效。3、受体几乎不受发射影响。9.6.1系统级技术9.6.1.1展频时钟技术（SSC）在数字系统内。周期性的时钟信号是EMI辐射的主要原因。此外，控制与计时信号、地址和数据总线、互连电缆和连接器都会产生EMI发射。屏蔽是通过覆盖发射位置来减少EMI发射的一种简单方式，但额外增加了重量、空间和费用。低通滤波器减少EMI也有自身层面的问题，如对高速系统无效，另一个问题是技术不是系统性的，在任意一个指定节点降低EMI并不能减少在其他节点的发射。更有效的方法：展频时钟技术。将辐射传播到更宽频
这一节就大致浏览一下，不细看了。9.6减少EMC/EMI的技术三个方法：1、在源头抑制发射。2、耦合路径尽可能低效。3、受体几乎不受发射影响。9.6.1系统级技术9.6.1.1展频时钟技术（SSC）在数字系统内。周期性的时钟信号是EMI辐射的主要原因。此外，控制与计时信号、地址和数据总线、互连电缆和连接器都会产生EMI发射。屏蔽是通过覆盖发射位置来减少EMI发射的一种简单方式，但额外增加了重量、空间和费用。低通滤波器减少EMI也有自身层面的问题，如对高速系统无效，另一个问题是技术不是系统性的，在任意一个指定节点降低EMI并不能减少在其他节点的发射。更有效的方法：展频时钟技术。将辐射传播到更宽频
8.1简介在电子设备中两个金属触点随着触点的断开闭合便产生了多个信号，这就是抖动。消抖使用来确保每一次断开或闭合触点时只有一个信号起作用的硬件设备或软件。（说人话就是每次断开闭合只对应一个操作）。抖动在某些模拟和逻辑电路中可能产生问题，因为这些电路反应太快会将开关脉冲误当作数据流。时序逻辑数字电路特别容易收到触点抖动的影响。开关抖动产生的电压波形干扰正常逻辑电路的振幅和时序规格要求。结果是亚稳定性、竞争、小脉冲和故障等问题导致电路失效。8.2开关行为 若开关用于开灯或启动风扇马达，则触点抖动基本没有影响，但是用作数字计数器、个人计算器或微处理器等设备的输入，由于触点抖动就会产生问题。计数器
8.1简介在电子设备中两个金属触点随着触点的断开闭合便产生了多个信号，这就是抖动。消抖使用来确保每一次断开或闭合触点时只有一个信号起作用的硬件设备或软件。（说人话就是每次断开闭合只对应一个操作）。抖动在某些模拟和逻辑电路中可能产生问题，因为这些电路反应太快会将开关脉冲误当作数据流。时序逻辑数字电路特别容易收到触点抖动的影响。开关抖动产生的电压波形干扰正常逻辑电路的振幅和时序规格要求。结果是亚稳定性、竞争、小脉冲和故障等问题导致电路失效。8.2开关行为 若开关用于开灯或启动风扇马达，则触点抖动基本没有影响，但是用作数字计数器、个人计算器或微处理器等设备的输入，由于触点抖动就会产生问题。计数器
2.6.1用同步复位进行设计 上面两个电路功能一样，但是下面的电路如果load信号为X，触发器便会停在不定态。可以使用编译指令告诉指定的信号为复位信号，综合工具就会使该信号尽可能接近触发器，防止初始化的问题发生。（将这些指令加入RTL代码中以避免重新综合）2.6.1.1使用同步复位的优点。保证电路100%同步。同步复位会综合为更小的触发器，特别是复位信号被触发器输入逻辑门控（如上图）。确保复位只发生在有效时钟沿，过滤掉毛刺。一些设计中复位由内部产生，这样的设计中使用同步复位信号，可以将时钟间的复位毛刺过滤掉。 2.6.1.2缺点不是所有ASIC库中都带有内置的同步复位触发器，很容易把复位逻辑
2.6.1用同步复位进行设计 上面两个电路功能一样，但是下面的电路如果load信号为X，触发器便会停在不定态。可以使用编译指令告诉指定的信号为复位信号，综合工具就会使该信号尽可能接近触发器，防止初始化的问题发生。（将这些指令加入RTL代码中以避免重新综合）2.6.1.1使用同步复位的优点。保证电路100%同步。同步复位会综合为更小的触发器，特别是复位信号被触发器输入逻辑门控（如上图）。确保复位只发生在有效时钟沿，过滤掉毛刺。一些设计中复位由内部产生，这样的设计中使用同步复位信号，可以将时钟间的复位毛刺过滤掉。 2.6.1.2缺点不是所有ASIC库中都带有内置的同步复位触发器，很容易把复位逻辑
