1、多路选择器设计方式case语句ifelse语句2、四选一的选择器制作一个四选一的多路选择器，要求输出定义上为线网类型状态转换：d0    11d1    10d2    01d3    002.1采用case语句 always块中,输出信号用reg ;  时序用 1.module里定义时自动为wire型变量2.always的@内变量设置为*可以自动匹配输入3.always模块内被赋值的变量必须是reg型，赋的值类型随意4.assign时被赋值的变量必须是wire型，赋的值类型随意`timescale1ns/1nsmodulemux4_1(input[1:0]d1,d2,d3,d0,inpu