5.5体系结构级降低功耗技术5.5.1高级门控时钟同步数字系统中，时钟分布贡献了整个数字开关功率中的绝大部分。很多情况可以通过门控时钟将绝大部分不使用的电路关闭。插入门控时钟前和插入后电路功能并没有改变，所以可以用一致性检查工具进行验证。组合门控时钟方案在输出不变时使触发器时钟失效，可以用于降低5%~10%的功耗。时序门控时钟能减少连接到带有门控时钟的寄存器块的设计部分的冗余切换。使用时序门控时钟时，后续的流水线阶段也使用同样的条件进行门控操作。时序门控时钟在实现时会加入额外的逻辑，所以不适用于多位宽数据。    使用门控时钟最大挑战：识别出流水线上“多余的”或“不关心”的状态。一旦该工作完成

2.4时钟方案2.4.1内部产生的时钟应尽量避免內部产生时钟。组合逻辑产生时钟会引入毛刺，也会引起时序方面的问题。同步时序电路数据的毛刺不会引起任何问题，而毛刺出现在时钟输入端或异步输入端就会产生明显的影响。毛刺到达时钟输入端如果数据变化，会违背建立和保持时间。即使没有违背时序要求，寄存器也可能输出意料外的值。毛刺可能导致计数器增加额外的计数值，如图。  解决方法：组合逻辑输出增加一个寄存器输出，这个寄存器可以阻止组合逻辑产生的毛刺。 组合逻辑时钟也会增加时钟延迟，可能导致违背时序要求。 图中由于时钟偏移导致违背了建立时间。（这里应该也有问题，这图上CLK往左移dlycombo不也违背建立时间

5.5体系结构级降低功耗技术5.5.1高级门控时钟同步数字系统中，时钟分布贡献了整个数字开关功率中的绝大部分。很多情况可以通过门控时钟将绝大部分不使用的电路关闭。插入门控时钟前和插入后电路功能并没有改变，所以可以用一致性检查工具进行验证。组合门控时钟方案在输出不变时使触发器时钟失效，可以用于降低5%~10%的功耗。时序门控时钟能减少连接到带有门控时钟的寄存器块的设计部分的冗余切换。使用时序门控时钟时，后续的流水线阶段也使用同样的条件进行门控操作。时序门控时钟在实现时会加入额外的逻辑，所以不适用于多位宽数据。    使用门控时钟最大挑战：识别出流水线上“多余的”或“不关心”的状态。一旦该工作完成

2.4时钟方案2.4.1内部产生的时钟应尽量避免內部产生时钟。组合逻辑产生时钟会引入毛刺，也会引起时序方面的问题。同步时序电路数据的毛刺不会引起任何问题，而毛刺出现在时钟输入端或异步输入端就会产生明显的影响。毛刺到达时钟输入端如果数据变化，会违背建立和保持时间。即使没有违背时序要求，寄存器也可能输出意料外的值。毛刺可能导致计数器增加额外的计数值，如图。  解决方法：组合逻辑输出增加一个寄存器输出，这个寄存器可以阻止组合逻辑产生的毛刺。 组合逻辑时钟也会增加时钟延迟，可能导致违背时序要求。 图中由于时钟偏移导致违背了建立时间。（这里应该也有问题，这图上CLK往左移dlycombo不也违背建立时间

门控时钟通常情况下，时钟树由大量的缓冲器和反相器组成。而时钟信号为设计中翻转率最高的信号，时钟树的功耗可高达整个设计功耗30%。加入门控时钟（clockgating）电路，可减少时钟树的开关行为，能节省开关功耗。同时，时钟引脚开关行为的减少，寄存器的内部功耗也会减少。所以，采用门控时钟，可以有效地降低功耗。实现原理通俗来讲，当模块或触发器不工作时，将时钟关闭而不影响正常功能的逻辑，可以称之为门控时钟逻辑。此时时钟并不是一直存在的，所以可以形象的称之为门控时钟。实现门控时钟的方法主要有以下3种。1、使用与逻辑最简单的方法，是直接将时钟使能控制（门控）信号与时钟做"与"逻辑。例如对一块ram的时钟

门控时钟通常情况下，时钟树由大量的缓冲器和反相器组成。而时钟信号为设计中翻转率最高的信号，时钟树的功耗可高达整个设计功耗30%。加入门控时钟（clockgating）电路，可减少时钟树的开关行为，能节省开关功耗。同时，时钟引脚开关行为的减少，寄存器的内部功耗也会减少。所以，采用门控时钟，可以有效地降低功耗。实现原理通俗来讲，当模块或触发器不工作时，将时钟关闭而不影响正常功能的逻辑，可以称之为门控时钟逻辑。此时时钟并不是一直存在的，所以可以形象的称之为门控时钟。实现门控时钟的方法主要有以下3种。1、使用与逻辑最简单的方法，是直接将时钟使能控制（门控）信号与时钟做"与"逻辑。例如对一块ram的时钟