目录1.1Avlon总线定制外设IP核的框架从端口传输从端口信号类型从端口传输模式列举基本单周期读写传输固定等待周期的读写传输可变等待周期的读写传输（推荐）具有建立时间和保持时间读写传输主端口传输主端口信号类型主端口传输模式列举与参数说明主端口单/可变周期的读传输主端口单/可变周期的写传输其它Avalon传输模式编辑整理by Staok，始于2021.2且无终稿。转载请注明作者及出处。整理不易，请多支持。本文件是“瞰百易”计划的一部分，尽量遵循“二项玻”定则，致力于与网络上碎片化严重的现象泾渭分明！本文系广泛撷取、借鉴和整理，适合刚入门的人阅读和遵守，已经有较多经验的人看一看图个乐，如有错误恭

指标是什么？业务发展过程中，企业内外部都会产生很多的业务数据，对这些数据进行采集、计算、落库、分析后，形成的统计结果称为指标。简单来说，指标是业务被拆解、量化后形成的数量特征，企业利用数据指标对业务进行精准的号脉，实现对业务的科学管理和有效优化。在我们对多家企业展开深入调研的过程中，发现数据指标作为数据化管理的核心要素，对于众多从事数据工作的同学而言，他们在实际操作中面临着各种各样的挑战和问题。业务诉求，指标的真正使用者。在实际情况中，多数业务人员在面对错综复杂的各类指标时，往往感到无所适从，不仅难以有效利用这些指标，还认为现有的指标体系未能充分展现其价值。并且，他们急需的关键性指标往往无处可

数据智能产业创新服务媒体——聚焦数智 ·改变商业2021年是亚信科技（01675.HK）在“数智化转型”方面更加满意的一年，“尤其值得高兴的是我们‘三新’业务占比进一步提升”，亚信科技控股有限公司执行董事兼首席执行官高念书如是说。作为我国领先的软件产品、解决方案和服务提供商，亚信科技曾助推中国互联网起飞，成为通信行业首屈一指的软件和服务供应商。随着业务环境的变化，近几年亚信科技更多被提及的是“DSaaS数字化运营”、“垂直行业与企业上云”、“OSS”这三项新业务，如今这“三新”业务实实在在地为亚信科技创造着价值增量，并间接推动了国内企业的数字化转型进程。近日亚信科技公布2021年财报，数据表明

​ 注：扫码关注小青菜哥哥的weixin公众号，免费获得更多优质的核探测器与电子学资讯~​本篇小青菜哥哥继续以ADI公司的16通道高速ADC—AD9249为实例，向大家演示FPGA是如何通过SPI接口向该ADC读写寄存器配置数据的。如下图所示为AD9249的功能框图，其为16通道、65MSPS、14bit精度的多通道高速ADC，且其SPI接口只为三线模式：该ADC的SPI配置完全可以用上篇介绍的AD9639的配置方式完成。但本篇实现的方式由于采用的是kintex7系列的FPGA，且操作软件为vivado，因此小青菜哥哥在verilog代码实现上简化了很多，更容易让大家理解！如下图所示为小青菜哥

        最近笔者因工作需要开始使用锁相环。我使用的是XilinxXC7Z015FPGA主控下的MMCMIP核。之前在其它项目中使用MMCM时，没有深入了解过这个IP核，只当做普通的PLL来使用。但这次仔细研究后发现，该IP核的功能非常强大。例如，ZYNQ系列还可以使用AXI4总线进行时钟动态调节和监控如图所示位MMCM模块结构图。最近我恰好需要这些功能，于是随手记录下了笔记。 一、PL端IP核配置1、PL端的配置相对比较简单，主要就是开启动态调节和写入DRP寄存器即可。2、在MMCMSettings这个标签中可以勾选上允许覆盖模式，这样我们就可以自己去调节锁相环中的VCO的倍频系数和输

直连式配置中心上一篇文章介绍了SpringCloud中的分布式配置组件Config，每个服务节点可以从ConfigServer拉取外部配置信息。但是似乎还有一个悬而未决的问题，那就是当服务节点数量非常庞大的时候，我们不可能一台一台服务器挨个去手工触发刷新，这时候就需要一个可以号令武林的角色出场，由它代替我们做批量刷新的事儿。帮派组织架构帮主：仍然是我们的Github服务器（后面会讲到其他存放属性文件的方式），存放所有的配置项信息传功长老：Config组件，从Github那里获取资源文件，并保存一份放到本地。小弟：众多服务节点，从传功长老那里获取帮主的指令ConfigServer的工作模式Con

.硬件规范：1.总线形式：一主多从 2.总线通常为12V电压，最高波特率20K，最多容纳16个节点。也有24V，和其他电平需要共地。3.总线上波形4.单片机STM32与LIN收发器在LIN_CAN开发板上设计。 1K电阻自动控制电路，采用了NPN三极管+PMOS管进行控制，当LIN_RES_CTL为高电平时,MOS导通，12V上拉。当LIN_RES_CTL低电平时，PMOS判断，LIN引脚悬空。2.与单片机的连接和收发器本身的连接：  单片机使用串口，其TXD-TXD，RXD-RXD不需要交叉连接。  注：收发器的引脚为开漏模式，所以引脚配置的时候要启用上拉。或者硬件设计加上拉。注意：由于收发

目录有关储存器的介绍存储器的简介存储器简化模型AT24C02介绍AT24C02引脚及应用电路I2C总线介绍I2C电路规范开漏输出模式和弱上拉模式其中一个设备的内部结构I2C通信是怎么实现的I2C时序结构起始条件和终止条件发送一个字节接收一个字节发送应答和接收应答I2C数据帧发送一帧数据接收一帧数据先发送再接收数据帧（复合格式）有关储存器的介绍存储器的简介RAM：随机储存，断电丢失数据，存储比较快。SRAM：是最快的，内部是锁存器，D触发器，用电路来储存数据，一般用于电脑的CPU高速缓存。DRAM：利用电容的充放电以达到储存数据的目的，充电就是高电平，放完电之后就是低电平，因为电容存在漏电现象，

STM32存储左右互搏QSPI总线读写FLASHW25QXXFLASH是常用的一种非易失存储单元，W25QXX系列Flash有不同容量的型号，如W25Q64的容量为64Mbit，也就是8MByte。这里介绍STM32CUBEIDE开发平台HAL库QualSPI总线操作W25Q各型号FLASH的例程。W25QXX介绍W25QXX的SOIC封装如下所示，在采用QUALSPI而不是SPI时，管脚定义为：即由片选(/CS),时钟(CLK),双向4根输入输出线(IO0,IO1,IO2,IO3)组成6线QSPI信号接口。VCC和GND提供电源和接地连接。例程采用STM32H750VBT6芯片,FLASH可

BFM的作用是将低层总线的时序封装起来，对高层提供一个调用接口，使得高层不用关心低层的实现细节，专注于testcase的设计。这一点类似C++中面向对象的概念，在C++里，对象相当于命令或调用，而对象的成员函数实现具体的功能，外部无须关心类内部的细节。BFM就是针对特定设计单元的总线接口模型，例如微处理器的总线接口模型。它不包括RTL或门级单元内部的细节。BFM的目的是为了使验证代码的仿真速度更快，行为建模更容易，并且模型更易使用。验证就是送激励给DUV（designunderverification），然后对DUV输出的信号（或内部信号）进行分析。即“激励产生”  －>   “送激励” －>