北斗卫星导航定位授时芯片架构和设计发展趋势

北斗卫星导航定位授时芯片架构和设计发展趋势

京准电子科技官微——ahjzsz

随着北斗卫星系统技术的发展,国内北斗导航定位芯片行业也迅猛发展,芯片技术成为全球各个国家竞争的制高点之一,作为高端制造业的“皇冠明珠”,芯片是衡量一个国家综合实力的重要标志之一,是信息产业的核心与基石。
芯片不仅为国家信息产业和经济发展带来高额的利润,同时也通过产业带动效应成百上千倍的产值放大作用,强力推动整个产业的高速发展。
只有掌握核心芯片的关键技术,特别是高端芯片的领先技术,才能使我国的信息产业占据全世界范围内的产业链制高点,更进一步支撑我国信息产业发展的国家战略。
卫星导航定位系统作为国家重大空间和信息化基础设施,是国家经济安全、国防安全、国土安全和公共安全的重大技术支撑系统和基础资源。
卫星导航定位核心芯片作为卫星导航定位终端产品的核心部件、产业链发展的源头和动力,在卫星导航产业中发挥着举足轻重的作用。

北斗导航芯片的构成

卫星导航芯片在结构上主要包括GNSS射频接收机、GNSS基带信号处理器、微处理器、电源管理、内存和控制单元、存储器、串口设备、外围接口电路等部分。由于芯片设计复杂,特别是射频和基带一体化SoC芯片的设计复杂度更加复杂,卫星导航芯片设计能力的差异,直接影响芯片性能、灵敏度、功耗、尺寸、成本等多个方面,进而也极大地影响着导航定位终端产品的核心竞争力。因此,卫星导航定位芯片的技术方向很大程度上代表了卫星导航终端产品的发展趋势。从卫星导航芯片的结构上,我们可以较清晰的看到,芯片集成度、性能和功耗将是芯片未来发展的重点技术攻关方向。

芯片技术发展方向1:适合的工艺与SoC集成设计,提升芯片集成度

工艺选择

芯片类型不同,工艺优势影响也是不同的。导航芯片主要包含基带和射频(RF)两部分,其芯片结构中数字逻辑电路和模拟射频电路各占50%。CPU芯片结构中主要为数字逻辑电路。

小节点工艺对逻辑电路芯片面积降低帮助大,对模拟电路芯片面积降低帮助不大,所以从芯片类型与工艺及成本的匹配考虑,导航芯片采用小节点工艺意义不大。另外,导航芯片的主频大概在100+Mhz,小节点工艺一般对高主频的CPU动态功耗、热量降低有帮助,对导航芯片这种低主频静态漏电功耗大的芯片反而不好。(手机CPU现在主频一般2500+Mhz、电脑CPU大概3000+Mhz)

另外,随着工艺提升逼近至20nm 时,栅极对电流控制能力会急剧下降,会出现“电流泄露”问题。电流泄露将直接增加芯片的功耗,为晶体管带来额外的发热量。另一方面,电流泄露还将导致电路错误,信号模糊。为解决相关问题投入的研发成本会大幅提高。与此同时,当晶体管的尺寸缩小到小于10nm时会产生量子效应,这时晶体管的特性将很难控制,芯片的生产难度也会成倍增长,晶元(wafer)的价格也更高。

综合考虑,采用更先进工艺的研发和制造成本更高,CPU一类单价较高的产品可以采用,但对于导航芯片这类市场单价相对较低的芯片则无驱动力使用高成本的最新工艺。目前导航定位芯片较为成熟且性价比较好的工艺是40nm CMOS工艺,可以为导航定位芯片带来低功耗、低成本、低风险等诸多优势,未来将相22nm CMOS工艺演进和升级。

SoC集成设计

SoC(System on Chip)芯片称为系统级芯片,也称片上系统,包含了芯片完整硬件系统和嵌入式软件系统的全部内容,是当下主流芯片企业的主研方向。SoC也是一种设计理念,就是将各个可以集成在一起的模块集成到一个芯片上,包含了射频、基带、电源管理、嵌入式存储、接口等多项技术。SoC芯片的提出,是相对于过去SIP芯片(System In a Package系统级封装,将多种功能芯片集成在一个封装内,从而实现一个基本完整的功能。)而言的。由于通过一颗芯片实现SIP多颗芯片的所有功能,因此SoC芯片在尺寸、功耗、成本等方面较SIP芯片具有较大优势。

SoC芯片在单一芯片上集成微处理器、模拟IP核、数字IP核和存储器、外围接口等,具备集成度高、功能强、功耗低、尺寸小等优点,可以有效地降低电子/信息系统产品的开发成本,缩短开发周期,提高产品的竞争力。其设计难点在于:要通过复杂的设计,来避免各个模块互相影响,保证各个模块配合工作时可以发挥出最佳性能。

虽然SoC集成设计技术复杂度高、难度大,但由于其具备诸多优点,可以给芯片带来多项指标提升,已成为导航芯片设计厂商的主流设计技术发展方向。

芯片技术发展方向2:芯片级双频联合定位,提升定位性能

众所周知,伴随我国北斗三号卫星的高密度发射,加之GPS、伽利略、格洛纳斯等其它GNSS系统,导航定位可以使用的资源越来越多,不仅是卫星星座数量的提升,在信号体制方面也发生了改变。除了有北斗B1I和 GPS L1频点外,还加入了BDS B3I, B2a和GPS L2,L5频点。与此同时,随着科技进步和社会发展,人们对导航定位精准度的要求也在不断提升,这在大众化消费类应用市场尤为凸显。某知名国产手机厂商发布全球首款双频北斗超精准定位手机所引起的轰动,正是这种趋势的最好例证。

双频定位在复杂城市环境中对提升定位精准度和可靠性是有很大帮助的。影响卫星定位精度的主要因素是电离层延时和建筑物和遮挡物反射干扰产生的多径效应。一般来说,频段信号的带宽越高,码率越高其受折射和反射的干扰就较少。传统单频定位方案只能接收单一频点(B1I/L1)信号,带宽不够,易受建筑物反射干扰影响。而在双频定位方案中,新增的频段信号(B2a/L5)带宽高、码率大,折射及反射对其影响不大;同时不同频率信号通过电离层时的折射率不同,通过对比两路信号的延迟,用计算来消除电离层带来的误差,将会使定位精度得到进一步提高。

双频甚至多频联合定位技术在导航定位领域是已经得到验证的技术路径,可以较大幅度地提升定位精度和抵抗多径效应。但目前双频甚至多频联合定位功能的实现大多通过板卡或FPGA方式实现,因此存在成本高、功耗高、尺寸大等诸多问题,无法满足手机、智能穿戴等应用领域低功耗、小型化的需求,使得北斗GNSS双频定位技术无法在广泛的大众高精度市场中大规模应用。双频SoC单芯片技术,正是解决双频定位技术大规模应用所需具备的基础技术,也是国际主流发展趋势。芯片厂商若想参与全球竞争,甚至想扩展国内市场都必须布局双频SoC芯片技术和产品。双频SoC芯片技术“高能低用”的大众化市场推广,将极大地带动产业链下游终端产品升级和换代的规模化需求,同时也将带动北斗卫星导航产业的整体发展和提升。

芯片技术发展方向3:超低功耗设计,延长待机时间

为了降低芯片功耗,主流卫星导航定位芯片厂商一般采用动态电压频率调整技术、极低待机功耗设计技术和嵌入式存储器技术等方法,从多个方面对芯片功耗进行控制。

通过动态电压频率调整技术,当用户需要高性能的导航接收功能时,可以提高数字时钟频率以充分发挥处理器的处理能力,此时动态电压频率调整电路会自动将数字逻辑和存储器的工作电压提高,保证数字逻辑电路有足够的工作速度。而当用户不需要高性能的计算能力时,可以降低数字时钟以节省功耗,此时动态电压频率调整电路又会自动将数字逻辑和存储器的工作电压降低,这样就进一步节省了数字电路的功耗。

极低待机功耗设计可以延长芯片在电池供电条件下的最长待机时间。为了将待机功耗降到最低,可以用具有极低漏电功耗的厚栅氧晶体管设计待机唤醒电路,同时设计具有极低功耗的晶体振荡器电路,保证在极低的待机状态下也可定时唤醒芯片。目前主流卫星导航芯片在待机状态下的整体待机功耗可小于2uA,已达到业界主流低功耗MCU芯片的待机功耗性能。

传统的卫星导航定位芯片一般无法在片上集成不挥发存储器,因此通常需要在SoC芯片的上面叠放一颗存储芯片,封装在同一芯片管壳中,还不完全是真正意义上的单芯片SoC。叠放的存储芯片不仅会增加封装成本和功耗,而且只能使用串行接口电路,限制了处理器对存储单元的访问速度。在卫星导航芯片中使嵌入式存储器工艺,在芯片内部集成并行接口的存储单元,即节省了封装成本,同时可以提升处理器对存储单元的访问效率从而降低访问存储器的功耗。

随着智能手机、物联网、车联网、无人机等应用的快速发展,精准位置服务需求愈加广泛。各类大众化定位终端产品对定位精度的要求已经达到“米级”甚至“亚米级”,传统高精度板卡大尺寸、高功耗的不足愈加凸显,已不能满足高精度大众化应用的需求,芯片级高精度定位产品是高精度大众化应用的必然趋势和产物。民用市场以及物联网应用市场主要针对各类手持终端、便携式移动设备、可穿戴设备,芯片级高精度解决方案,具备超低功耗和长时间待机的先天优势,将极大地提升高精度终端产品的竞争力。
————————————————
版权声明：本文为博主「安徽京准」的原创文章，转载请附上原文出处链接及本声明。