本文整理归纳用于学习，大多收集其他大佬的知识及图片，若侵权，请联系删除，若有误请指出。
后面没心情整理了，在笔记上（写给自己看的）。

一、基础知识

从硬件上的连接来看

CPU–MAC–PHY–变压器–RJ45–路由器–（交换机，可不连）–光猫–光纤
CPU-MAC：PCI接口
MAC-PHY：MII接口

1.1 OSI七层网络模型和TCP/IP四层网络模型。

对于偏硬件的来说，更多的关注是物理层和数据链路层，即TCP/IP的数据链路层。

信息流向

物理层，就是bit流，呈现的是0和1的电平属性
数据链路层，数据被加上了MAC地址信息，bit流–帧。交换机根据mac地址转发帧
网络层，数据又被加上了IP头，bit流–帧–包。路由根据ip地址转发这些包
传输层，数据又被加上TCP头或者UDP头，bit流–帧–包–段。数据变成一个应用程序特有的数据。os通过tcp/udp端口号来区别不同的应用程序
后续不在硬件考虑范围

路由、交换机和光猫

光猫是由光纤转网线（光信号转电信号），猫一般会有一个小的接口，PON口（入口），用来接入光纤线的。TEL接口用来接固定电话。LAN一般连接路由器，IPTV口用来接网络电视，都是出口。
路由器分WAN口（入口）和LAN口（出口）。WAN口是连接到猫/光猫的（用网线），LAN口是网络信号的出口，连电脑。
交换机的接口最简单，全部接口都是一样的，没有WAN口和LAN口的区别，路由器网口不够用时，接交换机扩展网口。交换机必须接入到路由器使用，不能直接接到光猫使用。

二 以太网相关

1.CPU

暂时不整理

2.MAC，硬件地址

Media Access Control：媒体访问控制层协议
它既是硬件控制器，也是一种协议，或者说MAC由硬件控制器和MAC通信协议构成。
该协议位于OSI七层协议中数据链路层的下半部分，PHY 就是物理层
其结构如图：

一边连CPU，一边连PHY。CPU处的接口，整理CPU时归纳，PHY处接口为MII，于下一节PHY处整理。
由上图可示：MII Data 是跟PHY通信的一些数据线，MII Manager是对PHY的行为、状态进行管理和控制的接口，而具体管理和控制动作是通过读写PHY内部的寄存器实现的。
主要功能：
发送数据：事先判断是否可以发送数据，如果可以发送将给数据加上一些控制信息，最终将数据以及控制信息以规定的格式发送到物理层；在接收数据的时候，MAC协议首先判断输入的信息并是否发生传输错误，如果没有错误，则去掉控制信息发送至LLC(逻辑链路控制)层。
理解讨论：
1 在这儿会把bit流加上MAC地址，数据流变成帧信号。也可能就是一些控制信息，不含mac地址
2 是否可以发送数据，其实是PHY完成的，但是PHY上一步就是MAC，所以MAC是去判断PHY的一个信号，以此判断是否可以发送信息。（不太确定）
或者MAC是判断PHY的一些寄存器，以此判断是否可以发送信息。

3.PHY

Physical Layer，物理控制接口。MAC通过MIIM（MII Manage Interface） 就是两根线MDC和MDIO 对PHY的行为、状态进行管理和控制，而具体管理和控制动作是通过读写PHY内部的寄存器实现的。PHY的基本结构如下图：

PHY在发送数据的时候,收到MAC过来的数据(对PHY来说,没有帧的概念,对它来说,都是数据）然后把并行数据转化为串行流数据,再按照物理层的编码规则把数据编码,再变为模拟信号把数据送出去，收数据时的流程反之。可以理解为并转串，串是差分的串
PHY还有个重要的功能就是实现CSMA/CD的部分功能，它可以检测到网络上是否有数据在传送CRS,如果有数据在传送中就等待,一旦检测到网络空闲,再等待一个随机时间后将送数据出去.如果两个碰巧同时送出了数据,那样必将造成冲突,这时候冲突检测机构可以检测到冲突COL,然后各等待一个随机的时间重新发送数据。跟上文呼应，MAC如何判断是否能够发送信息，可能与phy这个功能有联系

3.1 MII

MII（Media Independent interface）即介质无关接口，按照发展的顺序介绍。后续的线有重复的，不在重复介绍功能。

TX_CLK 发送时钟 RX_CLK 接收时钟
TX_ER 发送数据错误 RX_ER 接收数据错误 TX_EN 发送使能 RX_DV 接收使能
TXD3…0 发送数据位 TXD3…0 接收数据位
CRS 载波监测 COL 冲突碰撞监测
MDIO 管理数据 MDC 管理数据时钟
MII为百兆或者十兆口，当为百兆口时，TX_CLK =25MHz，即25MHz的时间传送4bit，传送1bit需要100MHz的时间，即百兆网口。同理，当为10M网口时，TX_CLK =2.5MHz。

3.2 RMII

reduce MII 即精简MII接口。由MII四根数据线传输，减到两根数据线传输。
REF_CLK TX_EN TXD0…1 RX_ER RXD0…1 CRS_DV
CRS_DV MDIO MDC
时钟用一根REF_CLK，发送使能和接收数据错误不变，数据线由四根变两根。
CRS_DV是CRS和RXDV的合并 MDIO MDC还是MIIM接口
RMII为百兆口或者10M口时，REF_CLK=50MHz。当为百兆口时，每个时钟周期采样一次数据，当为10兆口时，每10个时钟周期采样一次。

3.3 SMII

Serial MII 串行MII接口。
REF_CLK 参考时钟 125MHz
TXD 发送数据 RXD 接收数据 SYNC 同步信号
MDIO MDC

SYNC是数据收发的同步信号，每10个时钟同步置高一次电平，表示同步。TXD和RXD上的数据和控制信息，以10bit为一组。就是TX_ER TX_EN 和八位数据组成一个10bit的一组数据，接收同理
100M时，就是每个时钟周期都采样。10M时，就是每10个时钟周期采样，数据会连续重复发10次。

3.4 GMII

G 千兆 千兆MII。GMII采用8位接口数据，工作时钟125MHz。
信号线与MII类似。时钟不同，为GTX_CLK TX_CLK RX_CLK三根。GTX_CLK TX_CLK分别为千兆，百兆/十兆十兆。
数据位不一样，一个是4位一个是8位。千兆MII，时钟125MHz。125M分之1秒发送8个bit。速率位1000Mbit/s

3.5 RGMII

精简千兆MII。与RMII类似。
发送/接收数据线由8条改为4条
TX_ER和TX_EN复用，通过TX_CTL传送
RX_ER与RX_DV复用，通过RX_CTL传送
1 Gbit/s速率下，时钟频率为125MHz
100 Mbit/s速率下，时钟频率为25MHz 此时就不是上升下降沿都发了
10 Mbit/s速率下，时钟频率为2.5MHz
虽然RGMII信号线减半，但TXC/RXC时钟仍为125Mhz，为了达到1000Mbit的传输速率，TXD/RXD信号线在时钟上升沿发送接收GMII接口中的TXD[3:0]/RXD[3:0]，在时钟下降沿发送接收TXD[7:4]/RXD[7:4],并且信号TX_CTL反应了TX_EN和TX_ER状态，即在TXC上升沿发送TX_EN,下降沿发送TX_ER，同样的道理试用于RX_CTL，下图为发送接收的时序：

4.变压器

首先，变压器的作用是什么？
1，隔离。2，优化波形。3，抑制共模干扰。
注意：电压型和电流型接phy，变压器中间抽头不一样，一个是加上偏置电压，一个是加一个电阻。
还有差分线两端，需要加上100欧电阻，两个49.9欧。有些phy芯片内部集成了，这个电阻是放在靠近phy端。
二线电感，尽量放RJ45端。
还有就是，不一定非要用变压器，如MAC和MAC连接，且不超过一个连接器时，可以在两个mac线上的rgmii结构，直接接一个电容就可以了。

5.水晶头线序、差分线、电平

提一下就好，1236是一组，其他没啥好说的
注：调网口的时候，如果没有反应，可以看1线，是否有脉冲，这是检查是否link上了
还有就是，led灯，link灯和act灯。如果link灯都没有亮，那说明还没有到mii接口的地方，是phy出来的mdi接口出问题了。

6.三次握手、四次挥手

6.1三次握手

第一次：客户端发送，服务端接收。证明了客户端的发送和服务端的接收没问题。
第二次：服务端发送，客户端接收。证明了服务端的发送和客户端的接收没问题。
到这儿就会想，这要不都没问题了么，这是不严谨的。
我们再来看，第一次，服务端知道什么：客户端的发送没问题，自己的接收和发送没有问题
第二次，客户端知道了，服务端的发送和接收都没问题，自己的发送和接收都没有问题
但是，服务端，并不知道客户端的接收有问题没有，所以需要第三次握手
第三次：客户端告诉服务端，你发的东西我知道了。至此，双方都明白对方和自己发送接收都没有问题，连接成功。这也是为什么需要三次握手的原因。

6.2四次挥手

首先，我们要知道，以太网是个全双工通信。
第一次：客户端说，我这儿东西发完了，没有数据了，你怎么说
第二次：服务端说，我这儿收到这个消息了，但是我可能还要跟你发，你等我消息。
第三次：服务端说，我这儿东西也发完了，你觉得能不能关闭了。
第四次：客户端说，我收到你说你东西发完了的指令了，我确认关闭。
然后服务端就关了，客户端等2msl后，没回应了，也关了。至此，双方都关闭。
注：这个是双方都可以发起的行为

7.PHY的手册，YT8521 88E1512 88E1111

笔记上。有空再整理
注意看每种模式，phy出来可以连光口电口，手册上面有说。

8.硬件检查

电源，时钟，复位。先检查这三个。
电源电压，电源纹波
时钟频率，时钟相位，时钟波形质量
复位信号是否有被其他元器件拉住了。