记录了一些自己在cadence仿真过程中出现的问题1.收敛问题平时使用spectre仿真veriloga模型比较多，目前遇到过很多次收敛问题，也就是“ERROR(SPECTRE-16080):NoDCsolutionfound(noconvergence). Lastacceptablesolutioncomputedat6.6uA.”，在这里总结一下目前查到的解决方法。设定结点初值（.nodeset）更改电源值、信号的RisingTime、FallingTime改变simulation-option-analog的tolerance数量级2.veriloga模型变量的CDF显示在veril
题主使用门电路创建sr触发器电路图如下：欲在sr端加电压pulse验证sr输出特性，遇到以下报错：显示输出不收敛解决方法：题主是直接调用ahdlLib中的或非门，是理想或非门，所以造成不收敛的问题用晶体管自己搭建或非门，封装好再调用，该问题就可以解决
Cadence版本17.4AD版本AD22第一步：在AltiumDesigner22软件中找到 Allegro2Altium.bat和 AllegroExportViews.txt文件，（对于AD22在安装目录……\Altium\AD22\System）copy到一个新建的文件夹。第二步：在cadence安装目录下找到 extracta.exe文件的路径，（对于Cadence17.4在安装目录……\SPB_17.4\tools\bin）第三步：用记事本打开 Allegro2Altium.bat ，在extracta.exe前面加上这个文件在本电脑的路径，这个.bat文件运行时会依赖Cadenc
目录CadenceAllegro17.4学习记录开始32-PCBEditor17.4软件PCB中Mark点，工艺边，阻抗文件一、Mark点第一、Mark点介绍第二、添加Mark点的步骤二、工艺边三、阻抗和工艺相关文件CadenceAllegro17.4学习记录开始32-PCBEditor17.4软件PCB中Mark点，工艺边，阻抗文件一、Mark点第一、Mark点介绍对于拼板的PCB板卡来说，每个单板上可以不添加Mark点，Mark点加在工艺边上即可；TOP面跟Bottom面都有贴片元器件的情况下，两面都需要添加Mark点；单板上所添加的Mark点的中心点距离板边的距离尽量保证至少3mm；为了
前言cadence软件功能十分强大，其中在allegro中寻找特定的元件有多种方法，这里介绍两种。一、在capture和allegro之间建立“通讯”我们可以在原理图软件capture中点中一个元件，然后就可以在PCB软件allegro中快速得到元件的定位，就像这样：在原理图CAPTURE左侧对话框中，Hierarchy栏里找到我们需要寻找的元件U10，然后在原路图绘制界面中点选U10然后在allegro中会发现，U10马上就跳到面前，这在初次布局、查找问题的时候非常好用。如何实现呢？在capture中，选中dsn文件，然后选择Options——>Preferences在弹出的Preferen
CaptureCIS数据库的建立文章目录CaptureCIS数据库的建立前言一、MySQL数据库安装二、数据库管理三、配置数据源四、CaptureCIS配置五、关联元器件库六、总结前言CadenceOrCAD支持强大的数据库功能，可以实现不同电脑之间共用数据库，方便统一管理。特别是在大公司，不同的人在画原理图和PCB时候为了保证大家的库是一致的，使用DatabasePart功能就显得非常方便，同时支持ERP等系统管理，可以做到设计、采购、生产之间数据同步。一、MySQL数据库安装本教程使用的是MySQL数据库，配合数据库管理软件HeidiSQL来实现，该方式免费，安装使用起来方便，当然也可以使
cadence仿真时，偶尔会遇到报错信息SF-23。//Acodeblock ERROR(SFE-23):"input.scs"14:M1isaninstanceofanundefinedmodelxxx.ERROR(SFE-23):"input.scs"15:M0isaninstanceofanundefinedmodelxxx.这里一般有以下几种解决方法：1.在ams中，未添加有效的view/lib需要在蓝色框内添加有效的库文件，使得红色框内没有报错信息2.器件命名错误调用器件时，编辑器件特性时Modelname必须和调用的仿真库中的名字一致3.跑完后仿生成了spectre文件自己设计的电
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档Cadence仿真笔记：MOS的参数名称解释前言Cadence仿真中，MOS管的参数很多，有些参数可以直接添加到计算器中，进行数据的计算。type：MOS管类型，可能值为n或p。region：MOS管的工作区域，可能值为0~4，分别对应：0：关断；1：线性区；2：饱和区；3：亚阈值区；4：击穿reversed：MOS管是否反向，可能值为yes或no。ids(A)：阻性漏源电流lx4(A)：ids的别名，当MOS管反向时有相反的符号。lx50(A)：衬源电流。vgs/lx2(V)：栅源电压。vds/lx3(V)：漏源电压。vbs/l
Windows与虚拟机互传文件（共享文件夹）打开虚拟机—>编辑虚拟机设置—>选项—>共享文件夹—>关闭禁用—>添加—>Windows系统中文件夹位置：G:\VMshareLinux系统文件夹位置：Computer—>Filesystem—>mnt—>hgfs添加工艺库新建文件夹Analog，将工艺库复制进Analog找到cds.lib（在Cadence的某个文件夹中，别加错），同样复制进Analog。目的是将analoglib工艺库加到Analog中Virtuoso—>Tools—>LibraryPathEditor—>Edit—>AddLibraryDirectory中选择要添加的工艺库，L
CadenceVirtuosoADE_XL仿真初使用（基于Cadence617)在进行virtuoso仿真时，为满足电路的设计指标，难免会在多个工艺角和PVT条件下仿真，用ADE_L又麻烦又慢，ADE_XL完美解决问题！下面以两级运放为例，讲述使用方式。初探ADE_XLCadenceVirtuosoADE_XL仿真初使用（基于Cadence617)1.仿真设置2.添加变量3.设置PVT条件和工艺角4.进行仿真得出结果1.仿真设置仿真设置在电路图上点击Launch-ADE_XL，弹出图1所示界面，首次仿真点击Createnewview-OK，弹出图2所示对话框（保持默认设定即可），点击OK。图1
