本章将完成数据速率为80MHz、位宽为12bits的80路并行采样数据的连续多段触发存储。首先，给出数据触发存储的整体框架及功能模块划分。然后，简介MIG用户接口、设置及读写时序。最后，进行数据跨时钟域模块设计，内存控制模块设计以实现连续多段触发存储。触发存储数据将经高速串行接口传输至AXIe载板，最后，本章还将完成高速串行数据传输。4.1连续多段触发存储4.1.1触发存储整体框架设计由2.4小节数据触发存储方案可知，本文最终采用DDR3内存条实现采集数据的触发存储。DDR3的触发控制不同于FIFO，使用FIFO实现触发存储的过程如图4-1所示，此时假设预触发深度为存储深度一半，正弦信号的波峰

本章将根据高速数据采集指标要求，分析并确定高速数据采集模块的设计方案，由此分析数据存储需求及存储速度需求给出高速大容量数据存储方案，完成双通道高速数据采集模块总体设计方案，并综合采集、存储方案及AXIe接口需求给出逻辑器件选型。2.1高速数据采集模块指标及方案分析2.1.1高速数据采集指标本文基于AXIe测试总线平台的高速数据采集模块主要技术指标如下：1）最大采样率：6.4GSPS2）ADC分辨率：12bits3）通道数：24）模拟输入带宽：1GHz5）耦合：DC6）输入信号幅值：125mV、250mV、500mV、1V7）信噪比：54dB@380MHz8）存储深度：2Gpts9）传输：支持A

板卡概述FMC152是一款基于VITA57.1标准的，实现2路14-bit、2GSPS/2.6GSPS/3GSPSAD采集FMC子卡模块。该模块可直接与FPGA载卡配合使用，板卡ADC器件采用ADI公司的AD9208芯片，，与ADI公司的AD9689可以实现PIN脚兼容。该模块全功率模拟输入带宽（-3dB）可达9GHz，可支持本地时钟、外参考时钟、外采样时钟三种模式，可通过SPI总线实现时钟配置。模块支持外同步，可实现多个板卡的同步互联。该板卡主要面向通信与无线基础设施、雷达、宽频带通信、毫米波通信、自动测试设备等应用。  软件支持可选集成板级软件开发包（BSP）：支持Xilinx开发板；

基于JESD204B的采集与数据接收电路设计本章将围绕基于JESD204B高速数据传输接口的双通道高速数据采集实现展开。首先，简介JESD204B协议、接口结构。然后，研究JESD204B链路建立与同步的过程。其次，研究基于JESD204B子类1的多器件同步方案。最后，将完成双通道同步采集与数据接收设计，包括时钟、采集及数据接收设计。3.1JESD204B协议概述为应对高采样率、高分辨率数据转换器数据吞吐率提高的状况，JEDEC协会制定了一种可用于数据转换器与逻辑器件之间的高速串行通信协议——JESD204，并不断更新、修订该协议。其中JESD204系列协议的第二次修订版——JESD204B被